CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 3121.22 .23 .24 .25 .26 ... 4323 »
  1. walsh

    1下载:
  2. 沃尔什函数发生器工程文件,Quartus Ⅱ 13.0版本-Walsh Function Generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:669.01kb
    • 提供者:jiyao
  1. nec0903

    0下载:
  2. 全国电子竞赛程序,可VHDL写的,有频率计、1602等相关模块-National Electronic race program, written in VHDL can have frequency counter, 1602 and other related modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:669.07kb
    • 提供者:李小平
  1. music

    0下载:
  2. FPGA完成《友谊天长地久》的编码,并已通过实测-FPGA to complete the "friendship forever"
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:669.12kb
    • 提供者:李憬宇
  1. FPGA-basign

    1下载:
  2. 基于FPGA的医学超声成像数字波束合成器设计FPGA-based digital medical ultrasound imaging beamforming design-FPGA-based digital medical ultrasound imaging beamforming design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:669.23kb
    • 提供者:genius
  1. DDS

    0下载:
  2. 基于直接频率合成技术(DDS)的正弦波波形发生器-DDS sin signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:669.35kb
    • 提供者:guoxin
  1. LED_MATRIX_7x5

    0下载:
  2. Program that displays letter in a 7x5 LED Matrix using PIC16F690.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:669.53kb
    • 提供者:jorgemendez
  1. chuzuchejijiaqi

    0下载:
  2. VHDL写的出租车计价器,已测试成功
  3. 所属分类:VHDL编程

    • 发布日期:2012-01-09
    • 文件大小:669.58kb
    • 提供者:sky982
  1. tlc549adc

    0下载:
  2. FPGA AD数据采集模块,实现模拟信号到数字信号转换。-FPGA AD data acquisition module, the analog signal to digital signal conversion.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:669.76kb
    • 提供者:刘芳
  1. 90W3

    0下载:
  2. 这是一个电机控制器驱动器cpld芯片的程序,该程序实现了电机的驱动,信号的采集,以及反馈控制等功能-This is a drive motor controller chip cpld program that implements the motor drive, the signal acquisition, and feedback control functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:670.34kb
    • 提供者:
  1. ethernet_tri_mode.tar

    0下载:
  2. 基于verilog编写以太网激励程序源代码-Ethernet-based incentive program write verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:670.47kb
    • 提供者:张鹏
  1. cf_fp_mul

    0下载:
  2. 浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:670.53kb
    • 提供者:asdtgg
  1. bahe

    0下载:
  2. 拔河游戏机 的VHDL语言,内部分为6个模块。-bahe you xi ji
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:670.64kb
    • 提供者:zhangqiang
« 1 2 ... .16 .17 .18 .19 .20 3121.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭