CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .29 .30 .31 .32 .33 3334.35 .36 .37 .38 .39 ... 4323 »
  1. VHDL语言写的简易计算器

    3下载:
  2. 用VHDL写的简易计算器,包括加减乘除,除法器用加法器和乘法器组成-Write simple calculator with VHDL, division, including add, subtract, multiply and divide adder on time-multiplier and used
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-22
    • 文件大小:994.91kb
    • 提供者:倪萍波
  1. key

    0下载:
  2. 各种键盘控制程序,对学习FPGA键盘类程序有很大的帮助-The various keyboard control program, a great help in learning FPGA keyboard class program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:994.92kb
    • 提供者:zhaorongjian
  1. chaideng_led

    0下载:
  2. 此代码是描述三个彩灯控制的功能, 通过VHDL语言编写。-This code is to describe the function of the three lights controlled by VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:995.43kb
    • 提供者:unclede
  1. trafficlightsa

    0下载:
  2. 东南大学 短学期数字系统设计中的 交通灯设计 通过状态机实现-Southeast University in the short-term digital system design through the traffic light state machine design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:995.45kb
    • 提供者:mars
  1. static-timing-analyze

    1下载:
  2. 特权同学主讲的FPGA设计的时序约束专题(STA部分)-Speaker privileged classmates timing constraints for FPGA design topics (STA section)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:995.57kb
    • 提供者:张炽
  1. SimpleProcessor

    0下载:
  2. 一个简单处理器的设计 包含了一定熟练的寄存器、一个选择器、一个加法/减法器单元、一个计数器和一个控制单元-The design of a simple processor contains a certain skilled register and a selector, an addition/subtraction unit, a counter and a control unit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:995.78kb
    • 提供者:jake
  1. Digital-clock

    0下载:
  2. 数字钟工程,用QuartuesII软件开发的,在DE2-70上运行成功,可以直接使用,计时准确,文件代码简单,适合初学者借鉴。-Digital clock project, using QuartuesII software development, running on the DE2-70 success, can be used directly, accurate timing, file the code is simple, suitable for beginners learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:995.85kb
    • 提供者:ricky
  1. UART_DMA

    0下载:
  2. 串口通信的FPGA设计,具有高速缓存功能,DMA通信模式。-FPGA design of serial communication, cache, DMA communication mode.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:995.9kb
    • 提供者:张奎
  1. IEEEStandardVHDL

    0下载:
  2. IEEE Standard VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:995.99kb
    • 提供者:medamine
  1. FPGA

    0下载:
  2. 基于FPGA的视觉电生理图像刺激系统的设计-Based on the design of FPGA visual electrophysiology image stimulation system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:996.5kb
    • 提供者:浅浅
  1. nand

    0下载:
  2. nand program in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:996.8kb
    • 提供者:Senthil
  1. vga_pingpong

    0下载:
  2. 基于fpga的VGA显示开发,乒乓球实验,利用了FPGA实验(Development of VGA display based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:997kb
    • 提供者:湾仔
« 1 2 ... .29 .30 .31 .32 .33 3334.35 .36 .37 .38 .39 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭