CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 392.93 .94 .95 .96 .97 ... 4323 »
  1. keydisplay

    0下载:
  2. 全部通过,是我的精心设计,完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.13kb
    • 提供者:李伟
  1. uart_transmitter

    0下载:
  2. Very good info. for RS-232 transmitter VHDL code .
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.13kb
    • 提供者:wan mi
  1. frequency_divide

    0下载:
  2. 本程序用verilog编写,实现了任意整数分频-Arbitrary integer frequency_divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.13kb
    • 提供者:何斌
  1. zonggongcheng

    0下载:
  2. 三个结合起来的D触发器的vhdl,分别是电平触发,上升沿出发和下降沿出发。-Combining the three D flip-flop vhdl, respectively, trigger level, rising and falling edge start start.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.13kb
    • 提供者:张道宁
  1. last-step

    0下载:
  2. Please read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.13kb
    • 提供者:vishal
  1. camera_fifo_ctrl

    0下载:
  2. camera异步接口中FIFO控制部分的源代码-FIFO control section of the source code in the asynchronous interface, camera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:1.13kb
    • 提供者:袁璐
  1. writereadflash

    0下载:
  2. 这个是用VHDL实现FPGA对FLASH的读写。-This is achieved using VHDL FLASH FPGA to read and write.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.13kb
    • 提供者:
  1. www

    0下载:
  2. 卷积码编码器卷积码是1955年由Elias等人提出的,是一种非常有前途的编码方法 一些资料上可以找到关于分组码的一些介绍-Convolutional code encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.13kb
    • 提供者:魏建平
  1. ADC0804

    0下载:
  2. 基于adc0804lcn的verilog 程序转换,程序提供了一个范例,仅供大家学习参考-Adc0804lcn based on the Verilog program conversion, the program provides a sample, for everyone to learn the reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.13kb
    • 提供者:宁静
  1. ADC0809VHDL

    0下载:
  2. 文件名:ADC0809.vhd功能:基于VHDL语言,实现对ADC0809简单控制说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟号,这里由FPGA的系统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟。-File name: ADC0809.vhd features: Based on the VHDL language, easy to control implementation of the ADC0809 Descr ipt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.13kb
    • 提供者:王远东
  1. phasevocoder

    0下载:
  2. PHASE VOCODER的FPGA实现-PHASE VOCODER FPGA Implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.13kb
    • 提供者:赵伟刚
  1. johnson

    0下载:
  2. 可以用按键控制的左右移动流水灯设计,同时加入了按键边缘检测技术,防止按键抖动-You can move around with the buttons control the water lights design, while adding a key edge detection technology to prevent the keys jitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.13kb
    • 提供者:李连生
« 1 2 ... .87 .88 .89 .90 .91 392.93 .94 .95 .96 .97 ... 4323 »
搜珍网 www.dssz.com