CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .13 .14 .15 .16 .17 418.19 .20 .21 .22 .23 ... 4323 »
  1. Audio_Out_Serializer

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.19kb
    • 提供者:gasha
  1. fir_lms

    0下载:
  2. 基于FIR滤波器的自适用滤波器的实现 vhDL语言-FIR LMS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.19kb
    • 提供者:hejianhua
  1. spi_controller

    0下载:
  2. SPI controller, use to access SPI device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.19kb
    • 提供者:henry
  1. counter

    0下载:
  2. -- Mod-16 Counter using JK Flip-flops -- Structural descr iption of a 4-bit binary counter. -- The first two design entities describe a JK flip-flop and a 2-input AND gate respectively. -- These are then packaged together along with a signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.19kb
    • 提供者:jgc
  1. LCD1602

    0下载:
  2. LCD1602驱动程序 已经模块化 LCD1602驱动程序 已经模块化
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.19kb
    • 提供者:李传龙
  1. uart

    0下载:
  2. 串口接收程序,含同步程序,串口接收程序,含同步程序-Recieveing program of uart,including asynchronizing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.19kb
    • 提供者:www
  1. mapper-demapper

    0下载:
  2. Contains two VHDL files: one for mapper and other for demapper. Their design is as per 802.11b standard for WiFi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.19kb
    • 提供者:zpatel
  1. 002-LED

    0下载:
  2. 单片机程序,单片机点亮多个灯,希望对新手有帮组-Flowing water light microcontroller program, is new good helper, the hope can help you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.19kb
    • 提供者:王东庭
  1. clock

    0下载:
  2. 电子时钟:可以设置显示的时、分、秒,可根据需要的时间要求显示,闪烁-Electronic clock: can set the display hours, minutes, seconds, according to the time requirements needed to show flashes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.19kb
    • 提供者:HWZ
  1. 8位大小比较器

    1下载:
  2. 8位大小比较器的VHDL源代码,Magnitude Comparator VHDL descr iption of a 4-bit magnitude comparator with expansion inputs-eight compared with the size of the VHDL source code, Magnitude Comparator VHDL descr iption of a 4-bit magnitude comparator inputs with e
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.19kb
    • 提供者:蔡孟颖
  1. direct_implementation

    0下载:
  2. VHDL 实现 有限冲击响应滤波器的设计(直接式)-VHDL realization of finite impulse response filter design (direct)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.19kb
    • 提供者:秦宜
  1. interlace

    0下载:
  2. 根据MATLAB中的伪随机交织器产生的交织图案初始化到ROM中,从ROM中读取交织图案对输入数据进行交织。同时也可根据解交织图案进行解交织,同样的算法。-In accordance with MATLAB generated pseudo-random interleaver initialization pattern woven into the ROM, read from the ROM interwoven interwoven pattern of input data. Can a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.19kb
    • 提供者:源天
« 1 2 ... .13 .14 .15 .16 .17 418.19 .20 .21 .22 .23 ... 4323 »
搜珍网 www.dssz.com