资源列表
serialdivider-model
- this is serial divider model vhdl file and testbench not included
8253
- 用VHDL语言实现芯片8253的功能之部分模块的设计代码-Part of module design for 8253
comp8_1
- 使用quartus软件编写VHDL语言一个比较器程序-Quartus software using VHDL language to write a program comparator
9999counter
- ——9999计数器模块 四输出 设计要求频率计为四段显示，故计数器采用0~~9999计数，可以很好的利用数码管，以及增加频率计的精确度。模块内包含俩个进程，一为计数进程，二为时基信号控制计数模块数据输出进程。
div84
- An 8-Bit Divider using a Procedure
pwm1_register_fil
- PWM 寄存器 大家可以去看看 呵呵 认真阅读-PWM
freqdivider
- Frequency divider application for Verilog programming
Lab10_shift_register_4b
- 设计一个能够递增和递减的8位双向循环计数器. （1）采用异步复位，复位后从第一个有效时钟的上跳沿开始计数；如果此时 dir=1 ，则递增计数，否则， 递减计数。 （2）输出 count 为 8 位； （3）对电路进行全面仿真。 （4）设计模块名为： counter8b_updown(count, clk, reset, dir) 测试平台的模块名为： tb_counter8b_updown() -The design of an incremen
fpgadds
- fpga的控制dds的程序，平率控制字及控制寄存器的控制-fpga control dds procedures, flat rate control word and control of the control register
a
- EDA技术正在成为主流的电子系统设计。可编程逻辑器件基于FPGA -EDA technology is becoming the mainstream of electronic system design. Programmable Logic Device Based on FPGA,
msk_mod
- msk 调制解调源码，每符号采样8次。对pn码进行调制后，进行解调，解调过程含：符号差分，中值滤波等过程。-msk modem source code, sample 8 times per symbol. Modulation of the pn code after the demodulation, the demodulation process including: symbol differential, the value of the filtering process.
mux
- 数据选择器，可移植性很强，适合很多程序中使用，非常好！简单-Data selector, portability is very strong, suitable for use in many procedures, very good! simple