CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 492.93 .94 .95 .96 .97 ... 4323 »
  1. lmk04001

    0下载:
  2. spi的配置方式,应用于LMK04001-spi is configured, applied LMK04001
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.37kb
    • 提供者:sushuai
  1. I2Cslave

    0下载:
  2. seria l2S convertor to transfer seria ldata
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.37kb
    • 提供者:rahulshandilya1
  1. UART

    0下载:
  2. 基于FPGA的串口程序 由VHDL语言编写,通过串口助手实现数据的发送与接收-FPGA-based serial procedures by VHDL language and sending and receiving data through the serial port assistant
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.37kb
    • 提供者:lijiaxi
  1. CLK_div

    0下载:
  2. 用verilog写的分频器,包括16分频,8分频,4分频,2分频等,代码简单,效率高,个人感觉很实用且对初学者很有帮助-Written in verilog divider, including 16 points frequency, frequency eight points, 4 points frequency, frequency division 2, etc., the code is simple, high efficiency, personal feeling is ve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.37kb
    • 提供者:张俊
  1. PowerSum

    2下载:
  2. 此模块的主要功能是实现距离单元数据的功率和求解,即把输入信号的实部、虚部分别 求解平方和,然后把两者相加,每个距离单元内有1024个复数数据 接口: clk 时钟信号,50MHz rst_n 复位信号,低电平有效 PowerSumInEn:功率和模块输入信号的有效信号,1bit,高电平有效 PowerSumInRe:功率和模块输入信号的实部,8bit PowerSumInIm:功率和模块输入信号的虚部,8bit PowerSumOut: 功率和模块输出
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.37kb
    • 提供者:一哥
  1. Steppermotor

    0下载:
  2. 步进电机定位控制系统的VHDL描述与仿真,源文件附有注释-Stepper motor positioning control system, VHDL descr iption and simulation, source files annotated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.37kb
    • 提供者:张月华
  1. i2c_master

    0下载:
  2. i2c 主机代码 可综合,通过fpga验证-I2C master code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.37kb
    • 提供者:boiiod
  1. dacontrol

    0下载:
  2. 数字量转成模拟量的基于verilg hdl 语言编写的程序 非常好用-digital convert to analog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.37kb
    • 提供者:eragon
  1. div_8

    0下载:
  2. 八位除法器 VHDL实现 八位除法器 VHDL实现-8-Bit divider 8-Bit divider 8-Bit divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.37kb
    • 提供者:郑书鑫
  1. resomador

    0下载:
  2. a sorce of somador in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.37kb
    • 提供者:daniel
  1. uart_rx

    0下载:
  2. FPGA与计算机通信的串口接收程序,用于与计算机或者其他FPGA通信-receive process of FPGA of serial communication, to communicate with computer and other FPGAs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.37kb
    • 提供者:
  1. ticketssellmachinetext

    0下载:
  2. 实现一个地铁的自动售票系统,我们短学期的个人项目
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-16
    • 文件大小:1.37kb
    • 提供者:john
« 1 2 ... .87 .88 .89 .90 .91 492.93 .94 .95 .96 .97 ... 4323 »
搜珍网 www.dssz.com