资源列表
19-lcd
- C8051F040的LCD可编程计数器的程序，经调试通过-C8051F040 LCD programmable counter of the program, the debugging
mydds_rom
- 自己在参加altera NIOSii 软核设计大赛时编写的一个ip核，用于产生频率可调的正弦波-Their participation in the design of soft-core altera NIOSii the preparation of a competition when nuclear ip, used to generate the sine wave frequency adjustable
Xilinx_xapp341_uart_verilog
- Xilinx应用笔记关于UART的verilog实现方法和例子说明-Xilinx application note on the UART verilog implementation methods and examples
fpga_program
- 在板子上全部实现。代码有：1.一位全加器；2.LED计数器；3.数码管显示0-9；4.60秒数码管计数显示；5.电子钟；6.SOPC；7.定时中断；8. TLV5618；9.按键计数
RS232
- RS232 for pic 16f8-RS232 for pic 16f877
shumaguandongtai-shaomiao
- 数码管动态扫描显示FPGA程序设计，含有译码功能，-FPGA dynamic scanning display digital programming, with decoding function,
wb_uart_latest.tar
- 实现一个一16750/16550 UART。该UART内核是完全基于另一个OpenCores的项目：UART_16750塞巴斯蒂安维特。 请找到有关于UART内核的文档。 该接口是现在有8位Wishbone总线兼容。 随着GHDL模拟器只需运行： ./ghdl_uart.bat 使用任何其他模拟器，开始模拟以下perl脚本必须运行之前： uart_test_stim.pl> FILENAME.TXT 其中，FILENAME.TXT是通用的“stim_
VGA驱动
- VGA驱动
ARPTable_src
- 本代码实现了利用SNMP修改ARP表，VC6.0环境下调试通过，可供参考
PS2_Core
- or1200 PS2_Core code
accledsp
- xilinx accel dsp实例项目工程-xilinx accel dsp project
servo_module_worked
- verilog pwm to control servo motor on quartus