资源列表
final_decode
- rs解码器在fpga上的实现，采用的modelsim开发平台 -rs on fpga decoder in the realization of the development platform used in modelsim
fifo
- 在Modelsim6.3c中实现同步fifo-In Modelsim6.3c achieve synchronous fifo
usart_verilog
- Uart verilog 代码 可综合 很好的代码-Uart verilog code
3-8-decoder
- 三八译码器,用Verilog HDL语言描述，包含文件说明以及波形截图-3-8 decoder using Verilog HDL language descr iption, including documentation and waveform capture
divideVerilog
- 在FPGA上编写的快速乘法器、可用于综合等模块-fast divide\
tft_cntlr_ref_v1_00_c
- TFT LCD 控制器的VERILOG 源代码程序,已在某项目上成功应用.
graph
- max+plus2 入门的模为12的计数器，测试过已经通过。-verilogHDL 12_counter
usart_verilog
- 通用串行异步收发器8251的Verilog HDL源代码.doc
fifo—VHDL
- good use of fifo first in first out
4x1_mux
- verilog code for 481 mux
programm-e
- 1602液晶显示+计数器倒计时30秒 实验为1602液晶显示~并用计数器显示倒计时30秒-1602 LCD+ counter countdown 30 seconds for the 1602 experiment- and the counter LCD display countdown 30 seconds
ad
- 实现数字和模拟转换功能的VHDL程序，即AD转换-Digital and analog conversion of the VHDL program, the AD conversion