CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 2974.75 .76 .77 .78 .79 ... 4323 »
  1. ATmega16UART

    0下载:
  2. 基于ATmega16单片机串口通讯程序例子-ATmega16 microcontroller serial communication program example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:15.67kb
    • 提供者:小额
  1. DM9000A

    0下载:
  2. DM9000A 链接FPGA接口设计及NIOS驱动-DM9000A FPGA interface for NIOS timescope
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:15.63kb
    • 提供者:白杨
  1. 128_lcd

    0下载:
  2. Bit addressable Atmega128 programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:15.63kb
    • 提供者:sachin
  1. BERT.ZIP

    0下载:
  2. BER test for asynchronous interface, e.g.RS485, RS232. selectable 2^11 or 2^15.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:15.62kb
    • 提供者:Alex Rij
  1. Sdram_Control_4Port

    0下载:
  2. DE2开发板提供的四端口SDRAM驱动,用户不需要对SDRAM直接操作,把SDRAM对用户透明化-DE2 development board provides four-port SDRAM drive, users do not need to direct the operation of the SDRAM, the SDRAM transparent to users
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-27
    • 文件大小:15.61kb
    • 提供者:旺仔
  1. 8251Verilog

    0下载:
  2. 通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15.61kb
    • 提供者:钟兵
  1. uart_16550

    1下载:
  2. 一个简单的UART源代码,速率可以上到115200,具体看参考时钟-A simple UART source code, the rate can be up to 115200, see the specific reference clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:15.61kb
    • 提供者:宋珂
  1. jianyijisuanqi

    0下载:
  2. 用VHDL实现简易计算器,实现加法、减法、乘法、除法的功能。-Use VHDL to realize simple calculator, can realize the function of addition, subtraction, multiplication, and division.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:15.61kb
    • 提供者:
  1. youxianzhuangtaiji

    0下载:
  2. 有限状态机的说明以及源代码 有限状态机的说明以及源代码-FSM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:15.6kb
    • 提供者:刘剑桥
  1. atmvhdlcode

    0下载:
  2. vhdl code for atm machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:15.6kb
    • 提供者:kanchantiwari
  1. spartan_ethernet

    0下载:
  2. Ethernet FPGA for spartan 3e startet kit, 1,10,1000 Mbps
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:15.59kb
    • 提供者:Defton
  1. DAC

    0下载:
  2. 利用DAC0832产生的正斜率斜波接到运放的正输入端,可调电位器的输出电压接到运放的负输入端,运放输出端信号引到CPLD器件所对应的输入检测管脚。最后通过CPLD将被测电压显示到数码管上-DAC0832 to produce a positive slope ramp receiving the output voltage of the op amp positive input terminal of the adjustable potentiometer received negativ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:15.58kb
    • 提供者:chen
« 1 2 ... .69 .70 .71 .72 .73 2974.75 .76 .77 .78 .79 ... 4323 »
搜珍网 www.dssz.com