CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 3305.06 .07 .08 .09 .10 ... 4323 »
  1. Wave_ROM

    0下载:
  2. 基于RAm的FPGA实现DDS,有测试文件
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.93kb
    • 提供者:xsj
  1. crack_dsp_builder_701

    0下载:
  2. dspbuilder7.0的破解文件,为开发人员必须安装MATLAB7.0以上的版本-the crack dspbuilder7.0 document MATLAB7.0 developers must install the version of the above
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.93kb
    • 提供者:王永波
  1. vga_display2

    0下载:
  2. VGA xian shi ip core ,qing cankao,duoxie-VGA xian shi ip core, qing cankao, duoxie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.93kb
    • 提供者:lizixi
  1. ov7602

    0下载:
  2. FPGA的vga显示,ise环境下,验证过好用-FPGA-vga display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.92kb
    • 提供者:苗红松
  1. tdc-gp21-spi

    2下载:
  2. spi通信,tdc-gp21的spi通信程序-spi communication, tdc-gp21 spi communication program
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-08
    • 文件大小:4.92kb
    • 提供者:liu zhi
  1. tristtes_test

    0下载:
  2. 三态门是FPGA 编程开发中经常遇到的一个问题,我们设计了一种正确的仿真方法,希望对大家有所帮助-Three-state gate FPGA Programming is often encountered a problem, we design a proper simulation method, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.92kb
    • 提供者:刘强为
  1. chore

    0下载:
  2. 大学课程基于FPGA单音音乐芯片的设计与实现-University course is based on the design and implementation of FPGA monophonic music chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.92kb
    • 提供者:王策
  1. xilinx_ise_14

    0下载:
  2. this the xilinx_ise_14 s license!after you have setuped the software,the license will very helpfull! the xilinx_ise_14.lic file ,xilinx_ise_14 license-this is the xilinx_ise_14 s license!after you have setuped the software,the license will very he
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4.92kb
    • 提供者:李明
  1. VHDL-NoteTabs-

    0下载:
  2. 利用实验数控分频器的设计硬件乐曲演奏电路,主系统由三个模块组成,顶层设计文件,其内部有三个功能模块,TONETABA.VHD,NOTETABS.VHD,和SPEAKERA.VHD, 在原设计的基础上,增加一个NOTETABS模块用于产生节拍控制(INDEX数据存留时间)和音阶选择信号,即在NOTETABS模块放置一个乐曲曲谱真值表,由一个计数器的计数值来控制此真值表的输出,而由此计数器的计数时钟信号作为乐曲节拍控制信号,从而可以设计出一个纯硬件的乐曲自动演奏电路。-Experimental NC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4.92kb
    • 提供者:JACK
  1. xdlh_tlp_gen_32b

    0下载:
  2. 详细的写出了PCIE一个TLP包头如何生成,采用synopsys公司的资料-use the synopsys INC. data write how to generate a TLP packet.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.92kb
    • 提供者:王涛
  1. DataSort.rar

    0下载:
  2. FPGA内,通过Verilog语言,实现冒泡法数据排序。仅供参考!,FPGA, through the Verilog language, implementation data bubble sort method. For reference purposes only!
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-28
    • 文件大小:4.92kb
    • 提供者:weishiji
  1. 1

    0下载:
  2. LCD控制VHDL程序与仿真2011.8修改,实现方便-LCD control procedures and VHDL simulation 2004.8 modify and easy to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:4.92kb
    • 提供者:qiming
« 1 2 ... .00 .01 .02 .03 .04 3305.06 .07 .08 .09 .10 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭