资源列表
17_usb_device
- 基于NIOS II的USB驱动设计，在FPGA平台上加入NIOS处理器以及需要的ip构成嵌入式系统实现USB数据传输-NIOS II design is based on the USB drive, and the need to join NIOS processor on an FPGA platform ip constitute embedded systems USB Data Transfer
vga_module
- This sample is VGA module source code in Verilog language for 800x600x60Hz. This was implemented in the Spartan3A1800 kit.
digital_lock
- 数字锁即电子密码锁。锁内有若干密码，所有的密码可以用户自己设定。数字锁有两类： 一类是平行接收数据，称为并行锁；一类是串行接收数据，称为串行锁。如果输入代码与锁 内密码一致，锁被打开；否则，应封闭开锁电路，并发出报警信号。-Digital lock or electronic lock. There are a number of lock password, all passwords can be user set. Digital lock there are two ty
taxi-fee
- ①根据出租车的档位和计时电路的协同工作计算费用； ②通过路程计价：起步价 5元 ，当MODE=0，低速档（每秒按汽车行驶10M，每百米加价0.1元）； MODE=1，高速档（每秒按汽车行驶30M计算，每百米加价0.2元） ③通过LCD显示：第一行：DISTANCE（路程） 第二行：MONEY（车费） ④复位功能：RST高电平有效实现复位； ⑤时钟分频：50MHZ的时钟分频为秒钟。 -① According to the taxi stalls and timing
asdhbja
- 异步FIFO源代码 vhdl基于FPGA的设计，绝对值得一下，非常不给力的20 个字-vhdl code of asynchronous FIFo
ov7670
- 用verilog实现IIC协议，对ov7670进行配置-IIC agreement with verilog configure ov7670
Sha3_candidate
- Sha3 candidate implementation on FPGA
UART-Verilog-source
- Verilog编写UART串口例程，实现FPGA与上位机串口通信，利用ASCII码进行大小写转换，在Xilinx Virtex-5开发板测试通过-UART serial routines written in Verilog, FPGA serial communication with the host computer using the ASCII code case conversion, in the Xilinx Virtex-5 development board test
Verilog_04
- Verilog code style代码编写规范-verilog code style
Example5
- 数控分频器设计 数控分频器的功能就是当输入端给定不同的输入数据时， 分频器对输入时钟 信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器来设计 完成的，方法是将计数溢出位与预置数装载信号相接得到-NC NC divider divider design feature is that when the given input different input data, the frequency divider with a different frequency di
sopc_helloword
- altera niosii SOPC helloword 学习-altera niosii SOPC helloword learning
inverse_mapper
- 解交织并把资源映射到调制的星座图上，针对802.11a-De-interleaving and modulation to resources mapped to the constellation diagram for 802.11a