CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 3520.21 .22 .23 .24 .25 ... 4323 »
  1. urat2

    0下载:
  2. 本模块的功能是验证实现和PC机进行基本的串口通信的功能。有注释-This is to verify the function module and the PC machine to achieve the basic serial communication function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.76kb
    • 提供者:张杰
  1. AM2901

    0下载:
  2. 2位的am2901,所有的功能都包涵,且功能很全。-2bit am2901
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2.76kb
    • 提供者:shenzhexue
  1. 译码

    0下载:
  2. EDA常用双LED显示译码程序,将四位二进制数译码为七位对应于LED7位输入的高低电平信号-EDA common dual LED display decoding procedure will be four binary decoding for seven LED7 spaces corresponding to the input signal circuits
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.76kb
    • 提供者:李培
  1. dan-pian-ji-FFT

    0下载:
  2. 51单片机fft算法 (供作FFT算法的朋友参考)-51 single fft algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2.76kb
    • 提供者:谢太林
  1. sequence

    0下载:
  2. 恒虚警处理程序,主要功能实现排序选出最小值,宽度为16位,深度为1024-constant false operation s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.76kb
    • 提供者:马红起
  1. test

    0下载:
  2. Verilog HDL SDRAM controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.75kb
    • 提供者:Jack
  1. CIC-UPSAMPLE

    1下载:
  2. CIC内插 内插系数可变,阶数1~6,Verilog版本-Inserted within the CIC interpolation factor variable, the order of 1 to 6, the Verilog version
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.75kb
    • 提供者:邹燕然
  1. RX_ASYNC_for_module_UART

    0下载:
  2. Rx Async for module UART written in Verilog Libero Designer core generator.-Rx Async for module UART written in Verilog Libero Designer core generator.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.75kb
    • 提供者:roob
  1. urat232

    0下载:
  2. 串口程序,FPGA实现,可以实现简单的发送和接收-Serial process, FPGA implementation, you can send and receive simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.75kb
    • 提供者:宋珂
  1. FirAlgs

    0下载:
  2. 本代码用C语言实现了有限冲击响应低通滤波器的设计。-The code used C language to implement low-pass finite impulse response filter design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.75kb
    • 提供者:陈树亮
  1. sin_cos_ROM.vhdl

    0下载:
  2. FPGA内部sin_ROM.VHDL和COS_ROM.VHDL文件-FPGA internal sin_ROM.VHDL and COS_ROM.VHDL file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.75kb
    • 提供者:zhao
  1. 2ASK

    0下载:
  2. 2ask调制与解调的源代码,经过测试可用-2ask modulation and demodulation source code is available, tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2.75kb
    • 提供者:刘先生
« 1 2 ... .15 .16 .17 .18 .19 3520.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com