CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .20 .21 .22 .23 .24 3525.26 .27 .28 .29 .30 ... 4323 »
  1. diexing

    0下载:
  2. VHDL编写的蝶形变换,可用于FFT变换-VHDL prepared by the butterfly transform, FFT can be used to transform
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.72kb
    • 提供者:same
  1. LCD320240driver

    0下载:
  2. 320240lcd屏驱动程序,包括画图程序-320240lcd screen drivers, including the Paint program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.72kb
    • 提供者:牟学恺
  1. The-complex-digital-clock-program

    0下载:
  2. The complex digital clock program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:2.72kb
    • 提供者:thj
  1. divider256

    0下载:
  2. 这是一个2至256分频器,可以将输进来的信号进行2至256次分频后输出,分频器的大小可选-This is a 2 to 256 frequency divider which can transfer the input clock signal into 1/2 to 1/256 clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.72kb
    • 提供者:陈楠
  1. cymometer

    0下载:
  2. 频率计,用于对一个未知频率的周期信号进行频率测量,在1s 内对信号周期进行计数,得到周期信号的频率。- Frequency meter, for an unknown frequency of the periodic signal frequency measurement, in 1s signal cycle counts, to obtain the frequency of the periodic signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.72kb
    • 提供者:赵健
  1. eight_decimal

    0下载:
  2. 用VERILOG写的8位十进制频率计 注释非常清晰 有助菜鸟学习-VERILOG written with eight decimal Notes Cymometer help rookie learning very clear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.72kb
    • 提供者:wujun
  1. hfdkfig

    0下载:
  2. This code for 8*8 multiplier-This is code for 8*8 multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.72kb
    • 提供者:ammu
  1. nandflash_verilog

    1下载:
  2. 基于fpga的nand flash读写程序。
  3. 所属分类:VHDL编程

  1. JIAOTONGDENG

    0下载:
  2. 用VERILOG实现 交通灯控制,且运行正确,希望有帮助-Use VERILOG implementation traffic light control, and operation right, hope to have help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.72kb
    • 提供者:jenny
  1. IIC

    0下载:
  2. 用Verilog HDL语言实现串口异步通信-With the Verilog HDL language serial asynchronous communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.71kb
    • 提供者:张微
  1. jishi

    0下载:
  2. 带有寄存器的实时钟,能设定时间,然后时钟跑动。-With the register of real-time clock, can set the time, then the clock running.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.71kb
    • 提供者:zfw
  1. vhdl

    0下载:
  2. 自己弄的一小段程序代码,给大家看看,望多给点意见。-Get their own small section of program code, for everyone to see, hope more points.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.71kb
    • 提供者:胡懿君
« 1 2 ... .20 .21 .22 .23 .24 3525.26 .27 .28 .29 .30 ... 4323 »
搜珍网 www.dssz.com