资源列表
IIC
- 用标准Verilog HDL 语言编写的IIC总线IP核，详细定义了时序及输入输出， 可以直接应用-Standard Verilog HDL language of the IIC bus IP core, a detailed definition of the timing and the input and output, can be applied directly
lcd1602
- 也是LCD1602液晶模块的头文件 在我们使用液晶模块时 必须加入头文件才可以-LCD1602 LCD module header files we use the LCD module must be added to the header file
sequenceur_demo
- sequenceur,该模块的主要功能是，控制器，在基本的risc架构中，实现各个模块的控制-sequenceur，control
fifo
- FIFO程序，适用FPGA仿真的代码，有一定的价值-FIFO
codeoffrequencydemultiplication
- 分频程序，用vhdl语言编写的，适用于fpga初学者。-frequency demultiplication
TS201_LINK_TRANSFER
- Ts201 link port verilog
8b10_enc
- 8B10B是应用最广泛的编码技术。它被用于串行连 接SCSI、串行ATA、光纤链路、吉比特以太网、XAUI（10吉比特接口）、PCIExpress总线、InfiniBand、 SeriaRapidIO、HyperTransport总线以及IEEE1394b接口（火线）技术中。-8b/10b has been widely adopted by a variety of high speed data communication standards used today and should
Multi_SI
- 用verilog实现的乘法器，可以综合，经过验证。-Implementation multiplication with verilog.
lagrange
- matlab源代码很有用那个的软件，配合许多电子软件使用-matlab source code
MATLAB
- Matlab code to perform fft
vhdlprogrammes
- vhdl programmes of state machine
VGA-display
- 利用VGA在CRT上显示图像的verilog程序。-Using VGA on a CRT display image verilog program.