CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .21 .22 .23 .24 .25 3526.27 .28 .29 .30 .31 ... 4323 »
  1. ACCUME

    0下载:
  2. 强调Verilog代码编写规范,经常是一个不太受欢迎的话题,但却是非常有必要的。 每个代码编写者都有自己的编写习惯,而且都喜欢按照自己的习惯去编写-stressed Verilog code-writing norms, is often not a popular topic, but it is very necessary. Each has its own code writers in the preparation habits, but like their own habit
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.71kb
    • 提供者:张鹏
  1. 76_PID

    0下载:
  2. 一个非常好的电机转速控制器VHDL源代码设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.71kb
    • 提供者:linew
  1. LCD

    0下载:
  2. 用verilog语言实现的LCD驱动程序,用来驱动1602字符液晶-1602DRIVER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.71kb
    • 提供者:sexian
  1. PS2M-K

    0下载:
  2. PS2键盘和鼠标的显示实验的代码,浙江大学信电系高级数字系统实验的正确代码-PS2 keyboard and mouse showed that the experimental code, Zhejiang University, Department of Information and Electrical experiments of advanced digital systems correct code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:2.71kb
    • 提供者:卡久
  1. fpga_uart

    0下载:
  2. verilog编写的简单串口收发代码,quartues II 下cyclone II 测试通过-prepared by the simple serial transceiver verilog code, quartues II test under the cyclone II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.71kb
    • 提供者:polun
  1. Fusion_UART

    0下载:
  2. 自己做的UART端口,有接受 发送和测试程序-To do their own UART port, testing procedures to receive and send
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.71kb
    • 提供者:sun
  1. zxb

    0下载:
  2. 正弦波 用于输出 是各种信号输出的一种 有较好的精度-zheng xian bo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.71kb
    • 提供者:sunkai
  1. lcd_driver_projectComplete

    0下载:
  2. LCD CONTROLLER -- File name : lcd_driver.vhd -- -- Project : EE367 - Logic Design (Spring 2007) -- LCD Driver -- -- Descr iption : VHDL model LCD Controller Using State Machines -- -- Author(s) : Clint Gauer -- Montana State Univers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.71kb
    • 提供者:eng
  1. double_addsub

    0下载:
  2. 双字的加减法的verilog源代码和testbench,已经过测试-verilog source code and testbench double word addition and subtraction, and has been tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.71kb
    • 提供者:adfadf
  1. clock

    0下载:
  2. 一种新的时钟设计程序,有助于新手学习,完整版-A new clock design program, help novices learn the full version
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:2.71kb
    • 提供者:zjl
  1. DS18B20ss

    1下载:
  2. 使用fpga硬件语言写的DS18B20程序,altera的fpga,单总线测试可用-altera fpga ds18b20
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.71kb
    • 提供者:肖芳
  1. DE2_pin

    0下载:
  2. DE2控制面板 液晶显示验证代码 用verilog 语言描写的-this is a control panel about LCD s display expierents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2.71kb
    • 提供者:yuanying
« 1 2 ... .21 .22 .23 .24 .25 3526.27 .28 .29 .30 .31 ... 4323 »
搜珍网 www.dssz.com