资源列表
Syn_FIFO
- 一个可综合的同步FIFO的verilog源代码
sourcefile
- 在Altera公司的Cyclone系列FPGA开发板上试验的按键中断程序，希望对那些学习中断开发的初学者有帮助。 pio_key.v是verilog编写的按键中断程序，对应四个按键，按其中任何一个键都可以发送一个中断； keyint.c是Nios中编写的C程序，用于检测按键的中断，如果检测到中断，会检测是哪个按键按下，从而执行相应的程序！ -In Altera' s Cyclone series FPGA development board interrupt key test
ad_converter
- 该代码可实现FPGA对AD转换器的控制，使用的是状态机-THE CODE CAN REALIZE THAT XILINX FPGA CONTROL AD CONVERTER BY USING STATEMENT MECHIN3
24c02
- 单片机 ad驱动 e2prom驱动 lcd驱动 电子表程序 电压表程序等 可直接调用-E2prom ad-driven single-chip driver lcd driver voltage table spreadsheet programs can be directly invoked procedures
mbq_ResetUSB
- USB controller reset
zlqdq
- vhdl编写的智力抢答器程序，比较简单，仅供参考-vhdl prepared by the intelligence Responder procedure is relatively simple, for information purposes only
vhdlxdh
- 带同步复位信号的二分频VHDL 程序-synchronous reset signal with the two-frequency VHDL procedures
D_machine_vhdl
- 用IF语句设计D 触发器,比较简单,也很实用,初学者可以
div5
- 占空比为50 的5分频，描述语言为verilog，可以减少大家的时间!-the div5 which duty_cycle is 50, descr iption language is verilog, can reduce your time!
systemverilog
- systemverilog在vim下的高亮显示-systemverilog under highlighted in vim
HDB3
- 实现HDB3编码，文件清晰，执行效率高。有每条语句的说明，阅读简单。
chufaqi
- 这是一个在QUARTUS平台下实现的触发器程序-This is a platform in the Quartus procedures under the flip-flop