CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .81 .82 .83 .84 .85 3586.87 .88 .89 .90 .91 ... 4323 »
  1. counter

    0下载:
  2. 用verilog写的计数器,可用于分频等多种功能。已经调试成功很好用-Written with verilog counter, can be used for frequency and other functions. Has been very good success with debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:2.34kb
    • 提供者:tangxiaolei
  1. LEDarry

    0下载:
  2. LED字符显示,16*16LED字符显示器的源代码-LED character display, 16* the 16LED character display source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.34kb
    • 提供者:王亮
  1. clk_gen

    0下载:
  2. 符合EPC C1G2协议的 数字基带 全局同步时钟产生模块源代码-The agreement with EPC C1G2 digital baseband global synchronous clock produces module source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.34kb
    • 提供者:黄巾
  1. tetrix

    0下载:
  2. verilog 与门 A B输入 F 输出 两种写法 很好用-verilog 与门 A B输入 F 输出 两种写法 很好用
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.34kb
    • 提供者:sunchao
  1. VGA

    0下载:
  2. VGA controller, it has all the needed inputs and output which help to display on vga screen.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.34kb
    • 提供者:khalid
  1. DIVIDER

    0下载:
  2. M进制计数器 verilog code for divider-verilog code for divider verilog code for dividerverilog code for divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.34kb
    • 提供者:HP
  1. four_selsect

    0下载:
  2. 在QuartusII软件环境下,编写的四选一功能的实现,包含仿真波形-Quartusii software in the circumstances, to write a function of the implementation of a simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.34kb
    • 提供者:陈颖
  1. HC_IRLCD

    0下载:
  2. 显示遥控键值读取器 实现无线电接收与发射-Display of the remote key reader to achieve radio receiving and transmitting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.34kb
    • 提供者:胡广
  1. chuzhi

    0下载:
  2. 基于CPLD的函数发生器初值程序,此程序能够实现函数发生器的初始化设置。-The initial value function generator based on CPLD programs, this program will be able to realize the function generator initialization Settings.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.34kb
    • 提供者:毕LONG
  1. step_3

    0下载:
  2. 刚买新开发版的资料 这是数码管显示部分 对新入门同学有一定指导作用-Just bought a new development version of the digital display data which is part of the new students have a guiding role entry
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.34kb
    • 提供者:黄兴
  1. filter_stage2

    0下载:
  2. 滤波器,三十二位的,可综合代码,易懂好理解-Filter, Thirty, and can be integrated code, to understand better understanding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.34kb
    • 提供者:孟哲
  1. switch_alloc

    0下载:
  2. 基于2Dmesh的NOC路由器中交叉开关分配的设计与实现,仿真无误-Based on the NOC router 2Dmesh assigned crossbar design and implementation, simulation and correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.34kb
    • 提供者:MRZ
« 1 2 ... .81 .82 .83 .84 .85 3586.87 .88 .89 .90 .91 ... 4323 »
搜珍网 www.dssz.com