CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .80 .81 .82 .83 .84 3585.86 .87 .88 .89 .90 ... 4323 »
  1. I2C

    0下载:
  2. I2C的VHDL源码,从机模式,编译通过。-I2C the VHDL source code, from the mode, the compiler through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2.35kb
    • 提供者:hou dong
  1. VHDL

    0下载:
  2. 8*8乘法器设计 伪随机序列发生器 PS2键盘设计 均为VHDL-8* 8 multiplier design of pseudo-random sequence generator are PS2 keyboard design VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:2.35kb
    • 提供者:qiumh
  1. fenpin

    0下载:
  2. 本程序为分频程序,在函数发生器的设计中它能够实现频率的控制,从而可以使得函数发生器能够输出不同频率的波形-The procedures for the points frequency program, in the design of the function generator in it can realize the frequency control, which can make function generator can output the frequency of diffe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.35kb
    • 提供者:毕LONG
  1. key44

    0下载:
  2. 4*4按键扫描VHDL程序 在开发板上调试成功,放心使用 -4* 4 keypad scanning process in the development of on-board VHDL debugging success, rest assured that the use of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.35kb
    • 提供者:徐辉
  1. pes2es_top

    0下载:
  2. 基于MPEG2的视频解复用的设计,正确的分析PES包,得到音视频的基本流。该模块效率很高。-The module is mainly used for synchronous detection MEPGII TS stream. When detected in three consecutive TS packets simultaneously, the output of a sync signal, in which the sync signal driven, TS packet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.35kb
    • 提供者:chenxiaolei
  1. 001

    0下载:
  2. vhdl 语言 用计数器实现分频 N分频器的设计-frequency counter vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.34kb
    • 提供者:xiaojing
  1. suij

    0下载:
  2. 硬件编程实现伪随机交织器和随机交织器,应用环境Quartus II5.0-hardware programming pseudo-random interleaver and random interleaver, application environment Quartus II5.0
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.34kb
    • 提供者:孟旭
  1. PERL_PROGRAM

    0下载:
  2. perl program for generating test vector and veryfying test vector useful for VHDL design verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.34kb
    • 提供者:arun
  1. generic_ahb_master

    0下载:
  2. Generic AHB Master to all AHB transations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2.34kb
    • 提供者:Vbhat
  1. Verilog-FIFO

    0下载:
  2. 可综合的Verilog FIFO存储器,可以实现先如先出的设计-Synthesizable Verilog FIFO memory can be as-first-out design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.34kb
    • 提供者:白白
  1. 基于CORDIC算法的FFT

    0下载:
  2. 采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。-time selected by using the four-situ algorithm and coordinate rotation digital computer (CORDIC) algorithm is one is a real-time FFT spectrum analysis system.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.34kb
    • 提供者:张志华
  1. Q3000_HW

    0下载:
  2. 彩屏驱动verilog程序,亲测,可用,-Color display driver verilog program, pro-test, available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.34kb
    • 提供者:fdj
« 1 2 ... .80 .81 .82 .83 .84 3585.86 .87 .88 .89 .90 ... 4323 »
搜珍网 www.dssz.com