CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 3667.68 .69 .70 .71 .72 ... 4323 »
  1. alu_32_bit

    0下载:
  2. 32位基本运算器的功能,加法,减法,或,异或,与等基本功能-32 basic calculator functions, addition, subtraction, or, XOR, and other basic functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.98kb
    • 提供者:张明亮
  1. Point_Add_4.0.vhd

    0下载:
  2. Point addition for E-Point addition for ECC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.98kb
    • 提供者:Ahmed Alkaff
  1. dpsk_m_fpga

    1下载:
  2. 能够进行FPGA实现的DQPSK仿真程序! -The DQPSK simulation program which can be implemented in FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:1.98kb
    • 提供者:li tony
  1. fenpin

    0下载:
  2. 3分频和1.5分频,可通过此思路进行奇数分频-1.5 and 3 frequency division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.97kb
    • 提供者:徐震柳
  1. 16位乘法器

    1下载:
  2. 自已写的一个16X16的乘法器,速度比较慢。初学者练习练习!-own writing an audio Multiplier, speed is relatively slow. Beginners practice practice!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.97kb
    • 提供者:唐勇翔
  1. display_control

    0下载:
  2. 一个LCD控制器的verilog源代码,可以方便的控制TFT LCD!-An LCD controller Verilog source code, can easily control TFT LCD!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:1.97kb
    • 提供者:shi
  1. deb_dump_memory

    0下载:
  2. Verilog與debussy使用memeory的範例-Debussy using Verilog and the example of memeory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.97kb
    • 提供者:蕭鴻森
  1. rom_c

    0下载:
  2. 4*4查表ROM 4*4查表ROM 4*4查表ROM-ROM, 4* 4 look-up table ROM, 4* 4 4* 4 look-up table look-up table ROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.97kb
    • 提供者:lan yu
  1. E-watch

    0下载:
  2. 电子表的设计,包括正常计时模块,LED显示模块,定时报警模块,校时模块,秒表模块。-Electronic form design, including the normal timing module, LED display module, timing alarm module, timing modules, stopwatch modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.97kb
    • 提供者:李炘
  1. muti-function-clock

    0下载:
  2. 用来实现多功能数字钟,可调节闹钟铃声和数码管显示-muti-function digital clock verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.97kb
    • 提供者:徐以为
  1. QAM16_M

    0下载:
  2. 基于verilog的16qam调制的程序,调试通过,有需要可以下载来参考-Based verilog of 16qam modulation process, debugging through, there is a need to download reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.97kb
    • 提供者:yangdong
  1. LZSS

    0下载:
  2. Lempel–Ziv–Storer–Szymanski compression encoder verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.97kb
    • 提供者:Lin
« 1 2 ... .62 .63 .64 .65 .66 3667.68 .69 .70 .71 .72 ... 4323 »
搜珍网 www.dssz.com