CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 3670.71 .72 .73 .74 .75 ... 4323 »
  1. verilog-PS2.rar

    0下载:
  2. 在FPGA内,实现PS2键盘数据读取功能,verilog源代码,In the FPGA, achieving PS2 keyboard data read functions, verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.96kb
    • 提供者:niuqs
  1. fpga_lcd_vhdl

    0下载:
  2. 对于开发fpga有很好的帮助,可以快速的帮助你入门,是经典的vhdl的源程序-Fpga for the development of a very good help, you can quickly get you started, here is a classic source of vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:谢晋宏
  1. system_c_code

    0下载:
  2. Counter , adder , reset code using system c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.96kb
    • 提供者:mmurali
  1. pcc_pal

    0下载:
  2. 标准PAL视频显示 条码 图文 字符-Bar code standard PAL video display graphic characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:majianguo
  1. PCI

    0下载:
  2. 在底层代码中,常常需要读写PCI配置空间的数据,这个小程序将pci寄存器读出来,然后显示在屏幕上。-In the underlying code, often need to read and write data from PCI configuration space, this little program will read out the pci registers, and then displayed on the screen.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.96kb
    • 提供者:王非
  1. ser_para

    0下载:
  2. 用verilog语言来实现并串转换模块,并行输入八个10位,串行输出一个10位。-achieve and serial converter module verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:木一
  1. filter

    0下载:
  2. 滤波器源码,实验室搭电路的必备源码,很好用-Filter source code, circuit lab take the necessary source code, very easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:田飞龙
  1. Vhdl1

    0下载:
  2. 具有异步清零、同位输入/输出的4位计数器的VHDL代码(包含一个实体和一个与之对应的结构体)-With asynchronous clear, with digital input/output 4-bit counter of the VHDL code (including an entity and a corresponding structure)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.96kb
    • 提供者:陈昊杭
  1. jiaotongden

    0下载:
  2. 设计的交通灯应用在两条主干道的汇合点形成十字交叉路口,为确保车辆安全,迅速地通行,在交叉道口的每个入口设置了红,绿,黄三色信号灯。红灯亮禁止通行,绿灯亮允许通行,黄灯亮则警告行驶中的车辆,并让它们有时间停靠到禁行线之外。--Design used in traffic lights the confluence of two main roads cross the intersection form, in order to ensure their safe and prompt acces
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:王栎宁
  1. ed8b10b_example

    0下载:
  2. vhdl语言编写,quartus软件调试,8b10b编码的源程序-VHDL language, Quartus software debug, 8b10b encoded source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:1.96kb
    • 提供者:liuliuliu
  1. PS2

    0下载:
  2. 基于verilog语言不编写的键盘的PS2接口解码程序。-Verilog language is not written on the PS2 keyboard interface to the decoding process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:陈忠德
  1. A-law_enc

    0下载:
  2. A-law Encoder (VHDL)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:Victor
« 1 2 ... .65 .66 .67 .68 .69 3670.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com