资源列表
READ
- 用于FPGA实现单总线测温电阻DS18b20时序。在xilinx spartan 3中试过。-failed to translate
DistRAM
- Distributed Single Port RAM
counter
- this source is a counter vhdl project :)
transfer_1
- EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是
ledarray
- 用vhdl语言,在QuartusII下,点阵显示欢迎使用系统-Using vhdl in QuartusII, the dot matrix display welcome to use the system
FND
- just FND Display VHDL Source Code
hdbne
- 用于HDB3解码的程序，可以直接使用，非常好-For HDB3 decoding process, can be directly used, very good
test_lms
- designing of test lms equaliser using vhdl
UARTC
- UART Controller VHDL File
fuzzy_inference
- VHDL模糊PID控制器模糊推理，推理结果：直接用经验值输出。-Fuzzy PID controller VHDL fuzzy reasoning, reasoning results: the direct use of the experience of the value of output.
113070047_Assign5.tar
- VHDL code for implementing Serial Transmitter and Receiver
fifo_test.v.tar
- code for implementing high speed fifo for apturing data from fpga-code for for implementing high speed fifo for apturing data from fpga