CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .01 .02 .03 .04 .05 2806.07 .08 .09 .10 .11 ... 4323 »
  1. 16bitcounter

    0下载:
  2. it contain source code for 16 bit counter module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:599byte
    • 提供者:sunny
  1. Tristate_driver

    0下载:
  2. it contain source code for tristate driver module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:613byte
    • 提供者:sunny
  1. comparator

    0下载:
  2. it contain source code for comparator module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:632byte
    • 提供者:sunny
  1. ROM_module

    0下载:
  2. it contain source code for ROM module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:917byte
    • 提供者:sunny
  1. RAM_module

    0下载:
  2. file contain vhdl code for RAM module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:891byte
    • 提供者:sunny
  1. superkeyboard

    1下载:
  2. 简易电子琴,可以实现弹奏和演奏的双重功能-music player
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:897.47kb
    • 提供者:mary
  1. Farsight-FPGA02

    0下载:
  2. 1. Source too simple 2. Not the source 3. The lack of documentation 4. Selected category and not the development environment 5. Scrawl -1. Source too simple 2. Not the source 3. The lack of documentation 4. Selected category and not the development e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.68mb
    • 提供者:wangchao
  1. div_led

    0下载:
  2. verilog编写的一个led跑马灯程序 简单-verilog program written in a simple led Marquee
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:324.71kb
    • 提供者:danny
  1. odd

    0下载:
  2. 6分频的一个工程文件 altera 分配计数器的源码-6 frequency distribution of a project file counter source altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:256.79kb
    • 提供者:danny
  1. lcd

    0下载:
  2. 用Verilog写的数码管动态显示代码,可以直接使用,在quartus ii软件9.0以上版本运行-Verilog digital control with dynamic display of written code, can be used directly in the quartus ii software, version 9.0 or above to run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:339.82kb
    • 提供者:陈飞
  1. clock_vhdl

    0下载:
  2. 使用quartus ii开发的FPGA电子时钟的VHDL源代码,分模块写法,在1602液晶上显示,具有走时,调节时间功能-Using quartus ii the development of electronic clock FPGA VHDL source code, sub-module written in the 1602 LCD display, with travel time, settling time function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:603.5kb
    • 提供者:陈飞
  1. numerosprimosr

    0下载:
  2. Diseñ o de una FSMD que permite encontrar si dos numeros son primos relativos
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.5mb
    • 提供者:marlof04
« 1 2 ... .01 .02 .03 .04 .05 2806.07 .08 .09 .10 .11 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭