资源列表
asy_FIFO
- 用Verilog实现FIFO的异步设计，里面有详细的代码和各个模块的代码，经过调试可以使用-asynchronous FIFO design
SPconversion_CPLD_FPGA_VHDL
- 基于状态机的8bit并串变换，使用VHDL语言，使用Xilinx ISE，程序特点是使用了状态机，通过分析可以学习如何使用状态机编程，并完成8bit并串变换的功能-8bit based on state machines and string transformation, using VHDL language, using the Xilinx ISE, process characterized by the use of the state machine, the analysis c
MMC_SD_interface
- sd card interface in altera kit de2
noisII_5
- 这是基于FPGA的SOPC嵌入式系统的第五个实例。很不错-FPGA-based SOPC is the fifth instance of embedded systems. Very good
noisII_4
- 这是基于FPGA的SOPC嵌入式系统的第四个实例。很不错-FPGA-based SOPC is the fourth instance of embedded systems. Very good
noisII_3
- 这是基于FPGA的SOPC嵌入式系统的第三个实例。很不错-FPGA-based SOPC is the third instance of the embedded system. Very good
noisII_2
- 这是基于FPGA的SOPC嵌入式系统的第二个实例。很不错-This is the FPGA-based SOPC second instance of embedded systems. Very good
noisII_led
- 这是基于FPGA的SOPC嵌入式的CD光盘的一个实例。-this is a example for at SOPC of FPGA.It is a good example
modelsim_manual
- modelsim的使用教程 对于初次使用这块软件的人来说 这个教程非常有用-modelsim tutorial for first-time use piece of software, this tutorial is very useful for people
DCM_24M_20M_2M
- DCM实现24M 20M 2Mhz的输出-dcm、 verlig HDL、
DCM_12M_1M
- xilinx下DCM输出12Mhz和1Mhz-Verilog DCM xilinx ISE
clock_VHDL
- 主要供学习FPGA的人员学习如何写VHDL程序之用，该程序实现了时钟的二分频等功能。-Primarily for learning FPGA-VHDL program to learn how to write use, the program achieved the second clock frequency and so on.