CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .06 .07 .08 .09 .10 2811.12 .13 .14 .15 .16 ... 4323 »
  1. lanqiu24s8

    0下载:
  2. 篮球24s计时。计时器递减计数到零时,数码显示器显示‘0’并停止,同时发出报警信号-basketball 24 seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:417.13kb
    • 提供者:ts
  1. PS2xianshi

    0下载:
  2. FPGA设计简单通信协议的方法。 了解PS2的工作原理,扫描码的ASCII码的转换。 -FPGA design of a simple communication protocol method. Learn PS2 works, scan code ASCII code conversions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:417.24kb
    • 提供者:huangdeyi
  1. fpq

    0下载:
  2. 基于VHDL硬件描述语言的分频器的仿真实例与操作步骤-VHDL hardware descr iption language based on the divider of the simulation and the steps
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:417.25kb
    • 提供者:dongmei
  1. WITH_LED_RUN

    0下载:
  2. 上位机通过PCI9054和fpga通讯,例子中为主机发送包,传到pci9054,然后pci9054把数据发给fpga,fpga收到数据控制LED-PC communication through the PCI9054 and fpga examples for the host to send packets transmitted pci9054, then send the data pci9054 fpga, fpga receive data control LED
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:417.37kb
    • 提供者:杨洋
  1. baudgen_latest.tar

    0下载:
  2. Baud rate generator for UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:417.44kb
    • 提供者:Joe
  1. FPGA_COMM

    0下载:
  2. 单片机和FPGA通信的程序,可以通过串口往FPGA中精确写入数据,可靠稳定-Microcontroller and FPGA communication procedures, through the serial port to write data to the FPGA accurate, reliable and stable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:417.55kb
    • 提供者:王钢
  1. beep_interface

    0下载:
  2. 这些代码为 对于基本的FPGA使用模块beep进行了例化 在工程 系统级建模时只需要直接调用就好了-The code for the basic FPGA using the module beep instantiated only need to be called directly in the engineering system-level modeling like
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:417.69kb
    • 提供者:zhanghaibin
  1. up_down_counter

    0下载:
  2. the code is written by verilog HDL, and present a kind of up-down counter to realize triangle carrier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:417.72kb
    • 提供者:宫杰
  1. I4MB

    0下载:
  2. intra 4x4 Predictor generation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:417.75kb
    • 提供者:Hoang
  1. 4_4jianpan

    0下载:
  2. 实现4*4键盘扫描的源程序,能够按对应的案件控制对应的LED灯。-Realize 4* 4 keyboard scan the source program, can press the corresponding case control the corresponding LED lamp.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:417.79kb
    • 提供者:xiaoyuhan
  1. vga_control

    0下载:
  2. verilog语言 vga 控制 和显示功能-vga display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:417.87kb
    • 提供者:lisippp
  1. rstled

    0下载:
  2. 引入时钟复位信号后的LED,自己在Spartan-3e板上测试用的-rst LED
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:417.92kb
    • 提供者:cynthia_
« 1 2 ... .06 .07 .08 .09 .10 2811.12 .13 .14 .15 .16 ... 4323 »
搜珍网 www.dssz.com