- LinuxCommand-uestc 学习ARM最大的麻烦就是起点高
- DoFactory.GangOfFour.Adapter.NETOptimized design pattern of gang of four
- LCD1602-Timer-switch-system 基于单片机的定时器开关
- SNTP-Components SNTP tools A class for retrieving data a NTP/SNTP server. <summary> Gets whether the SNTPClient is busy. </summary> <returns>Whether the SNTPClient is busy.</returns>
- scr 这是一个用verilog编写的基于IIC接口的控制eeprom的程序代码
资源列表
ALU
- 这个是我的数字电路设计报告，利用了vhdl语言制作了一个n位的可配置alu器件，实现了一些基本的功能，附有完整的报告及代码，我没有对我的信息进行删除，是希望大家能够诚实的利用这个代码，提高自身本领。-This is my digital circuit design report, using the vhdl language produced an n-bit alu device can be configured to achieve some basic functions, with
trafficled
- 数字电路的交通灯设计，具有主道和旁道两个不同时间的控制处理，使用vhdl语言编译，附有完整的报告及代码，我没有对我的信息进行删除，是希望大家能够诚实的利用这个代码，提高自身本领。-Digital circuit design of a traffic light with a main road and bypass roads are two different time control processing, using vhdl language compiler, with full r
sdram_controler
- SDRAM 读写控制器的 verilog 三星公司源代码-verilog design for SDRAM read and write
verilogDiv
- 高精度的二进制触发电路的verilog 源代码 结果低10位二进制数为小数 -binary divider designed with verilog
DPLL
- 全数字锁相环的verilog设计，已通过仿真验证能迅速锁定相位-Digital phase loop lock design with verilog
crc8
- 8位crc的verilog设计 通过仿真综合验证并已应用在工程里面 -verilog of 8bit error checkout
angle
- verilog设计的求复角的源代码 通过仿真验证的-verilog design for phase
2006103117543339132
- 解锁工具手机上锁可以用些解锁适用CPU是6225的-Unlocked cell phone can unlock tool to unlock the application of some of the CPU is the 6225
vhdlfifo
- fifo- source code for fifo using VHDL
uart
- uart - universal asynchronous receicer and transmitter source code using VHDL
RSD
- RSD- rsd source code in vhdl
I2Csimulatedfiles
- i square c - vhdl program for i square c