CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .37 .38 .39 .40 .41 342.43 .44 .45 .46 .47 ... 4323 »
  1. zx3016_generator

    0下载:
  2. 示波器文件,能够产生方波、正弦波、方波,且能够切换波形,并能够切换波形的周期-Cycle oscilloscope file, can produce a square wave, sine wave, square wave, and is capable of switching waveforms, and capable of switching waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-20
    • 文件大小:29.2mb
    • 提供者:朱翔
  1. zx3016_yinyuebofang

    0下载:
  2. vhdl编写的音乐播放器,能够在fpga开发板上运行,内置了几首歌曲,能够播放-vhdl written music player that can run in the fpga development board, built a few songs, can play
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.27mb
    • 提供者:朱翔
  1. zx3016_shiboqi

    0下载:
  2. vhdl语言编写的示波器,能够显示三角波,方波,锯齿波等波形,能够切换波形-vhdl language oscilloscope can display a triangular wave, square wave, sawtooth waveform, capable of switching waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.47mb
    • 提供者:朱翔
  1. NDOTXFP

    0下载:
  2. 在此网站下载,经过自己改进,很实用的小数,整数分频,希望对新学者有帮助。-hope to help you!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:473.46kb
    • 提供者:haiyan
  1. miaobiao

    0下载:
  2. 秒表计时功能,数码管显示,可暂停可清零,计数刻度为10ms-Stopwatch function, digital display, pause can be cleared, counting scale is 10ms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:周瑞
  1. full_adder

    0下载:
  2. a full adder verilog source created by two half adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.94kb
    • 提供者:vince
  1. 9600bps.UART

    0下载:
  2. 该源码,可以实现串口收发,在Altera硬件平台上验证可用。-The source code, you can achieve the serial transceiver, the Altera hardware platform to verify available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:118.44kb
    • 提供者:王绍伟
  1. jiaotongdeng-FPGA

    0下载:
  2. 交通灯控制器控制两个主干道交叉路口的交通,路口车辆多,直行信号、左转弯信号分开显示,a,b两个主干道的通行时间相等,其中指示直行的绿灯亮30 s,指示左转弯的绿灯亮12 s,绿灯变至红灯时,黄灯亮3 s,以便于车辆能停在停车线内,红灯信号的最后3 s相应的黄灯也同时亮,以便提示驾驶人员准备起步。在两个主干道路口都配备传感器用来检测有无车辆通行。当两个主干道都有车辆时,自动处于主干道a绿灯,主干道b红灯的状态,然后轮流切换通行。当主干道a无车辆时,自动处于主干道b绿灯,主干道a红灯的状态;反之亦然
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.1mb
    • 提供者:江楠
  1. Verilog-IIC-read-MPU6050-Filter

    0下载:
  2. 本代码实现了读MPU6050 三轴6个数据,用其中的GY和AZ、AX结合融合滤波算法,解出X单轴角度,并在黑金开发板的EP4C15F17C8芯片上调试成功,±5°范围内LED灯灭,左右摆动时相应左右灯亮。 顶层模块每隔5ms,发出一个is_read高电平,下面的模块读取一次数据,并计算,更新LED状态。有关计算都用的ip核,占用资源很大。希望对小小小小白有所帮助。 -Verilog codes read 6 axis data of MPU6050, and use GY AZ AX w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.06mb
    • 提供者:魏溢
  1. 15_usb_test

    0下载:
  2. 用VerilogHDL编写的USB驱动程序,经过了成功的测试.-USB driver program with VerilogHDL,successful tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.12mb
    • 提供者:zhanghc
  1. 13_flash_test

    0下载:
  2. 基于CycloneIV的SPI Flash驱动程序,采用VerilogHDL硬件语言编写,经测试正常.-SPI Flash driver program,use Verilog HDL,successfully tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.59mb
    • 提供者:zhanghc
  1. anjian

    0下载:
  2. 按键消痘程序,非常好用,大家可以-Key acne procedures, very easy to use, we can try.................
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:659byte
    • 提供者:陈建祥
« 1 2 ... .37 .38 .39 .40 .41 342.43 .44 .45 .46 .47 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭