资源列表
suoxianghuan
- fpja的锁相环，我自己当时也没有做到完全锁相，可以给其他同学们作一个参考，-fpjade suoxianghuan
3-vhdl
- VHDL实验 4位可逆计数器的设计与实现-4 reversible counter
vhdl
- VHDL实验 7段数码管译码器设计与实现-VHDL experiments 7-segment LED decoder design and implementation
vhdl
- VHDL实验 序列检测器的设计与实现-Design and Implementation of VHDL experimental sequence detector
vhdl
- VHDL实验报告 基于ROM的正弦波发生器的设计-VHDL experiment reports the ROM-based sine wave generator design
vhdl
- VHDL实验 数字密码锁的设计与实现-Design and Implementation of VHDL experimental digital lock
work
- 一个实现数字钟的功能的小程序，主要用VHDL来实现-A function of the digital clock applet using VHDL
RS-design-on-FPGA
- RS算法设计在fpga上的实现文章，很详细-RS design on fpga pdf
PlanAhead
- ise里面PlanAhead_SeminarIO_Planning_Demo_Scrip功能的使用方法，教程，是全英文的。- This scr ipt uses the sample design data included with PlanAhead_Demo.zip seminar materials.
csbfs
- 超声波发射模块，可以每个特定的周期发射一束超声波，频率为40Khz，可以用于多种超声波发射模快 -Ultrasonic transmitter module, can each cycle to launch a bunch of ultrasonic frequency is 40Khz, can be used for a variety of ultrasonic transmitting module
newdecode
- 密码锁，大学数字eda课程顺序锁的源代码，有2位或者4位的顺序锁，可以在fpga或者cpld上实现 -Password lock, digital eda course the order of the source code of the locks, the order of two or four locks, and can be implemented on the fpga or cpld
VGAtry
- VGA显示的vhdl代码，依据VGA的复杂时序写成逐行扫描的代码，高效的算法- 英语 日语 VGA display VHDL code, written in accordance with the complex timing of the VGA progressive scan code, and efficient algorithms