CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 2670.71 .72 .73 .74 .75 ... 4323 »
  1. Moving_average_algorithm

    0下载:
  2. Document detailing the moving average algorithm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:59.02kb
    • 提供者:mcholbi
  1. Ubiria_FPGA_implementation_2008_en

    0下载:
  2. 一篇关于色彩空间变换的论文和代码,有VHDL源代码.-an thesis on color space conversion with VHDL source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.62mb
    • 提供者:tony.wang
  1. VHDL-snake

    0下载:
  2. 一篇关于如何用VHDL做贪食蛇的游戏,内有源码.-An article on how to use VHDL to do Snake s game, there are source code inside .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-10-09
    • 文件大小:1.67mb
    • 提供者:tony.wang
  1. VHDL-honeybee

    0下载:
  2. 一篇关于如何用FPGA做小蜜蜂游戏的论文,有源代码.- an article on how to do the game of honeyBee with source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.73mb
    • 提供者:tony.wang
  1. VHDLAMS_instant

    0下载:
  2. a course of syntax vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:277.37kb
    • 提供者:salah
  1. Rom_Control_FPGA

    0下载:
  2. 用VHDL语言写的ROM控制器,对于编写BUFFER的同志可以用来参考。具有一定价值。-Written in VHDL language using ROM controller, for the preparation of the comrades BUFFER can be used for reference. Has a certain value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.86kb
    • 提供者:张宁
  1. Intro_to_Digital_Design-Digilent-Verilog_Online.r

    0下载:
  2. a course of design of vhdl-a course of design of vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.88mb
    • 提供者:salah
  1. vhdl

    0下载:
  2. vhdl教程 从基础学起的资料 对新手有很大帮助-vhdl tutorial to learn the information from the foundation of great help for novice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.23mb
    • 提供者:c
  1. CIC-fileter-design

    0下载:
  2. CIC滤波器设计的文档,包括了设计过程以及FPGA的设计介绍。-CIC filter design documentation, including the design process and introduces FPGA design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:121.39kb
    • 提供者:梁贡
  1. sci_module

    0下载:
  2. verilog编写的串口模块,可以直接使用,已经成功用于产品上了。-UART by verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:2.12kb
    • 提供者:刘俊杰
  1. DE2_TV_PAL_TO_RGB_DE2

    0下载:
  2. 从adv7181b译码itu-656格式的YUV 4:2:2信号,调试过的能在DE2上运行的pal转rgb-decode itu-656 4:2:2 YUV format signal from adv7181b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.77mb
    • 提供者:alex
  1. vga_Car

    0下载:
  2. 本实验采用XILINX公司的SPARTAN III系列 的XC3S250E开发板实现赛车游戏机,其基本功能包括:用PS2键盘控制VGA显示,包括小车动态下落,底层小车移动,小车碰撞的判断等内容,当下落的小车和底层小车发生碰撞,则游戏结束。-The the company XILINX XC3S250E SPARTAN III development board series of racing games to achieve its basic features include: VGA d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:934.34kb
    • 提供者:gaoliangy
« 1 2 ... .65 .66 .67 .68 .69 2670.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com