CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 2807.08 .09 .10 .11 .12 ... 4323 »
  1. DDS-SIN

    0下载:
  2. 基于DDS原理的幅度,频率可调的正弦波发生器,内含单片机读键盘和1602的显示程序-DDS based on the principle of amplitude, frequency tunable sine wave generator that contains 1602 microcontroller read the keyboard and display program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.57mb
    • 提供者:weiwenfeng
  1. I2C

    0下载:
  2. 语言:verilog 功能:用Verilog HDL编写的I2C主机串行通信的程序。两条总线线路:一条串行数据线 SDA, 一条串行时钟线 SCL;串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s,快速模式下可达 400kbit/s ,高速模式下可达 3.4Mbit/s;在数据传输过程中,当时钟线为高电平时,数据线必须保持稳定。如果时钟线为高电平时数据线电平发生变化,会被认为是控制信号。 仿真工具:modelsim 综合工具:quartus -Language:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:7.97kb
    • 提供者:huangjiaju
  1. VHDLDigitalClock

    0下载:
  2. 数字钟的VHDL语言实现基本功能,包括 1、24小时计数显示; 2、具有校时功能(时,分) ; 附加要求: 1、实现闹钟功能(定时,闹响); -Digital clock in the VHDL language for basic functions, including 1,24-hour count display 2, when a school function (hour, minute) additional requirements: 1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.43kb
    • 提供者:xiezunzhong
  1. FSM

    0下载:
  2. 有限状态机,用Verilog语言,执行正确,仿真通过。-Finite state machine, with the Verilog language, the implementation of the right, simulation pass.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:331.86kb
    • 提供者:uyuy0401
  1. isa

    0下载:
  2. 计算机组成原理实验报告及课程安排,里面有具体指令的设计思路。-Computer Organization and curriculum lab reports, there are specific instructions design ideas.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.66mb
    • 提供者:uyuy0401
  1. alu

    0下载:
  2. 运算器实现,运用Veriolog语言,编程实现,无错误,顺利编译,可执行,仿真图正确~-ALU implementation, the use of Veriolog language, programming, error-free, smooth build, executable, simulation plan correctly ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:214.78kb
    • 提供者:uyuy0401
  1. Reg16

    0下载:
  2. 寄存器组的原理实现,16位,Verilog语言实现,仿真成功。-Register realization of the principle, 16, Verilog language, the simulation successfully.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:381.17kb
    • 提供者:uyuy0401
  1. z_motor_driver

    0下载:
  2. VERILOG 直流无刷驱动模块,可进一步完善并优化。 已通过测试-VERILOG brushless DC drive module can be further improved and optimized. Has been tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.7kb
    • 提供者:tcw822
  1. lab1_datasheets

    0下载:
  2. its for doing vga in verilog you can see it like this its working
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:362.59kb
    • 提供者:awais
  1. PaintBrush

    0下载:
  2. To use the device port ISP1362 and NIOS II CPU for mouse movement detection and the VGA interface and implement a Paint Brush Application[1] using Cyclone II FPGA on the Altera DE2 board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.27mb
    • 提供者:Dang Tien Dat
  1. USB-blaster(fpga)

    0下载:
  2. USB-blaster(fpga下载器) 下载器 供大家使用-USB-blaster (fpga Downloader) downloader for people to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-08-29
    • 文件大小:15.24mb
    • 提供者:周思源
  1. POTS.tar

    0下载:
  2. Pivoting Object Tracking System - This project implements an object recognition system, where a camera tracks the position of an object. The camera is mounted on an iRobot Create two-wheeled robot, which rotates according to the control signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:10.36kb
    • 提供者:Dang Tien Dat
« 1 2 ... .02 .03 .04 .05 .06 2807.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com