资源列表
de2_clock
- de2_clock on altera de2 board
fifo
- VHDL code for DATA PATH for performing A=A+3 and A=B+C TO DESIGN AND SIMULATE DATA PATH FOR PERFORMING A=A+3 AND A=B+C USING ONLY ONE ADDER.
65536
- （1） 计数器的输入为RST（复位），EN（使能），CLK（时钟），U_D（up_down加/减选择）；输出为COUT（进位/借位输出），CQ（3：1）（数值输出）； 范围65536。 -failed to translate
8051
- 8051系列cpu用verilog编写的。-Verilog the compilation American standard encryption algorithm 8051 cpu hardware realizes contains the complete code and the test order.
PS_2_KEY
- 对PS2接口键盘的简单操作,利用VHDL语言编写，在Quartus 8.1环境下测试通过，可以建立波形文件做仿真实验-source code for PS2 keyboard
FPGA
- FPGA调试的方法及常用工具 对初学者帮助很大-Methods and tools used to debug FPGA great help for beginners
TestBench_Primer
- 是学习数字电路设计verilog语言，及Writing testbench的首先好书。-Writing testbench
7110
- 7110 grafig LCD using
BaudRate_VHDL
- Many frequency generator, any baud rate generator
Blocking-Nonblocking
- blocking and non blocking statement in verilog example.
VerilogHDLTestBenchPrimer
- 讲解Verilog 的testbench的书写方法。-on Verilog testbench writing.
3.3
- 编码-译码显示电路 输入按键0-9 用数码管显示输入数据-Encoding- decoding display circuit input keys 0-9 shows the input data with a digital control