资源列表
Verilog-Files---551
- Programmable IIR Filter written in Verilog and its respective modules.
calculation2[1]
- vhdl语言实现加减乘除计算器设计主程序模块-calculator vhdl language design
FIR低通滤波器部分模块
- 一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db．用MAXPLUS2设计与仿真。-This is a FIR LPF, with -30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.
sdram_top
- 适合初学者的sdram控制器，包含初始化、控制功能、命令写入基本模块，有详细注释。-Sdram controller suitable for beginners, including initialization, control, command writes the basic module, with detailed notes.
ALU
- sources code to program an microprocessor ALU
OV7725
- OV7725初始化源代码，已经通过工程实践的验证完全没问题。-this is the initialization code of OV7725 and is verified by engineer in the corporation
fec_encode
- 一个有关RS（255，239）编码的代码，这是一个项目工程上的，用时可以自己修改下。-A related RS (255,239) code code, which is a project engineering, can make changes to it with the next.
qiangdaqi
- 六路数字式抢答器的主要仿真程序，容纳6组参赛的数字式抢答器，当第一个人按下抢答按钮时，其他组的按钮不起作用。当主持人按下“复位”按钮，所有组的按键才可用。-Six Road, a major digital answering device simulation program, up to 6 groups participating in the digital answering device, when the first one to answer in the button pres
ciphercount
- 一个简单的密码控制的跑表的vhdl代码，6位数码管显示，有顶层文件和底层文件，当密码为：00001111时，为加计数；当密码为：11110000时，为减计数；当密码为：11001100时，停止计数。 -A simple password-controlled stopwatch the vhdl code, 6 digit LED display, a top-level files and the underlying documents, when the password is: 00
mctrl
- 不可多的的内存控制代码,是VHDL开发的珍贵参考资料!
8.2LED
- FPGA中使用VHDL语言编写的LED控制程序-FPGA using VHDL language of the LED control program
Screen-saver
- 设计一个屏幕保护程序，对其编译，仿真，下载。 屏幕保护程序具体要求如下： 1. 使用ISE附件中的CORE Generator在块RAM/ROM中存储一幅图像数据，将此模块作为屏幕保护程序的一部分，存储屏幕保护程序中所用的图像。 2. 当启动程序或者按下btn[3]时，图像显示在其初始位置（C1，R1）处，（C1，R1）为图像左上角像素点初始位置。这里，我们设置的初始位置即为左上角坐标（0,0）处。 3. 按下btn[0]，图像按照设定方式产生动态效果。我们的实验中设计的是按下