CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 3424.25 .26 .27 .28 .29 ... 4323 »
  1. spi_ctrl

    0下载:
  2. SPI 控制器 我们用的是控制FLASH 其他也可以-SPI controller we use can also control FLASH
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:3.48kb
    • 提供者:zhangjianyi
  1. 74_alarm_clock

    0下载:
  2. 基于vhdl闹钟设计的实例,可以设置重置以及清零-vhdl alarm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.48kb
    • 提供者:张小米
  1. SHA1

    0下载:
  2. SHA1 implementation on FPGA VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.48kb
    • 提供者:osman
  1. mult

    0下载:
  2. 4比特乘法器的vhdl实现,含modelsim测试文件-4-bit multiplier vhdl implementation, including the test file modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:3.48kb
    • 提供者:sylor
  1. sqrt_32bit_non_restoring

    0下载:
  2. a 32bit non-restoring square root with CSM in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.48kb
    • 提供者:ali
  1. cpu

    0下载:
  2. vhdl实现处理器基本功能,不包括流水线-VHDL to achieve the basic functions of the processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.48kb
    • 提供者:王先生
  1. spi_verilog_master_slave_latest.tar

    0下载:
  2. 该项目从需要具有强大而简单的以VHDL编写的SPI接口核心开始,用于通用的FPGA到设备接口。 所产生的内核产生小而高效的电路,从非常慢的SPI时钟到超过50MHz的SPI时钟。-This project started the need to have robust yet simple SPI interface cores written in VHDL to use in generic FPGA-to-device interfacing. The resulting co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.48kb
    • 提供者:asdtgg
  1. CIC

    0下载:
  2. Efficient CIC filter Implementation using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.48kb
    • 提供者:Mahadevan
  1. ps2

    0下载:
  2. 基于fpga的ps2键盘接口程序,通过它能够实现ps键盘的输入,里面的工程都完成,可以直接使用-Fpga based on the ps2 keyboard interface program through which to achieve ps keyboard input, which the projects are completed, can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.47kb
    • 提供者:jim
  1. testbench-from-perl

    0下载:
  2. 直接生成testbench的perl脚本-The software can produce test bench directly by perl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.47kb
    • 提供者:贺铮
  1. 图像边沿检测源程序

    0下载:
  2. 所属分类:VHDL编程

    • 发布日期:2011-05-08
    • 文件大小:3.47kb
    • 提供者:xuezhu_2007
  1. ANALYSIS-OF-ALL-GATES

    0下载:
  2. ANALYSIS OF ALL GATE-ANALYSIS OF ALL GATESS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.47kb
    • 提供者:nirali
« 1 2 ... .19 .20 .21 .22 .23 3424.25 .26 .27 .28 .29 ... 4323 »
搜珍网 www.dssz.com