CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .77 .78 .79 .80 .81 3482.83 .84 .85 .86 .87 ... 4323 »
  1. day2

    0下载:
  2. 《四则运算小计算器设计过程实录》第二天相关程序。更多程序请点我的账号进行下载。(7 rar documents in total.more code on this book plz put a eye on my account.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. Vga_Module

    0下载:
  2. 使用FPGA控制VGA显示波形,显示汉字,水平垂直可调(FPGA controls the VGA display waveform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:3kb
    • 提供者:雷克萨
  1. ezusb_io_latest.tar

    0下载:
  2. CY7C68013实现FPGA控制的USB接口通信,已通过测试(CY7C68013 FPGA control to achieve the USB interface communication, has passed the test)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-15
    • 文件大小:3kb
    • 提供者:regan_wang
  1. SRAM_code

    0下载:
  2. SRAM code in verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:3kb
    • 提供者:nani426
  1. DE1_TOP

    0下载:
  2. ad转换DE1板子,14位AD,并行AD转换(AD conversion DE1 board, 14 bit AD, parallel AD conversion)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:3kb
    • 提供者:loser_pl
  1. New folder

    0下载:
  2. clock div testbench design and frquency division
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:3kb
    • 提供者:Bharadwaj
  1. JBD

    0下载:
  2. 基本的D触发器,可实现基本的保持功能。输入到输出不变。(The basic D flip flops enable basic retention functions. Input to output remain unchanged.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:3kb
    • 提供者:紫芩
  1. uikuh

    0下载:
  2. Mainly for data analysis and statistics, Prediction Error Method for Parameter Identification - the idea of relaxation, Classic GLCM texture calculation method.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:3kb
    • 提供者:faimunqeifen
  1. ddr2_module

    0下载:
  2. 设计的DDR2的verilog代码.改代码实现读取DDR2的数据。(the code for DDR2.It is used for reading the data of DDR2)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:3kb
    • 提供者:fuyhfut
  1. Simple_RS232_UART.tar

    0下载:
  2. FPGA实现串口实例,实现串口的基本功能,(FPGA serial implementation examples)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:3kb
    • 提供者:llssyy888
  1. hang_us14

    0下载:
  2. Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:3kb
    • 提供者:pqsgpjm
  1. rk153

    0下载:
  2. You can get a very accurate amplitude, frequency, phase estimation, It contains CV, CA, Single, current, constant turn rate, turning model, A very useful program.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:3kb
    • 提供者:benpenneng
« 1 2 ... .77 .78 .79 .80 .81 3482.83 .84 .85 .86 .87 ... 4323 »
搜珍网 www.dssz.com