资源列表
mimasuo
- 用VHDL编写的数字密码锁,很实用，喜欢请下载
led-flow
- led霹雳游侠灯，超炫，教你不用PWM发生器也能实现霹雳灯的设计-Knight Rider led lights, stunning, you do not teach PWM generator can be designed to achieve thunderbolt lights
fulladder
- 由数字电路知识可知，一位全加器可由两个一位半加器与一个或门构成，其原理图如图1所示。该设计利用层次结构描述法，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实验箱上SW0,SW1,SW2键作为输入，并将输入的信号连接到红色LED管LEDR0,LEDR1,LEDR2上便于观察，sum,cout信号采用绿色发光二极管LEDG0,LEDG1来显示。 图1.1 全加器原理图-it s a
Ds18b20_bin2bcd
- DS18B20数字温度计中小数部分转换BCD码-DS18B20 digital thermometer small number of parts to convert BCD code
test1
- 4位数字频率计的verilog HDL设计，精度比较准的-4-digit Cymometer verilog HDL design, the accuracy of the quasi-comparison
watchdog.tar
- verilog编写的watchdog代码!请参考！
multiplier
- 32位乘以32位乘法器，由datapath 和控制中心组成，输出64位结果-32bits by 32 bits multiplier
uart
- uart veilog源码 含有testbench-uart verilog
pre_norm_addsub
- 一种用VHDL语言描述的浮点前规格化的源代码编程-VHDL language used to describe a floating-point before the standardized programming source code
mac_snist
- wire less mac layer implementation using vhdl
multiplier
- 8*8的乘法器，其中使用了门电路和全加器来实现的，全加器用以实现进位运算，-8* 8 multiplier, which uses the gate and full adder to implement the full adder to achieve binary operations
v91SysGen
- audio program in spartan6 FPGA