资源列表
fifo
- 先入先出缓冲存储器，采用verilog hdl-FIFO buffer memory, using verilog hdl
SoundPlay
- 本程序成功描述了如何用单片机对温湿度传感器进行控制-This procedure describes how to successfully use the microcontroller to control the temperature and humidity sensor
ddr2_hamdec64
- VHDL实现的64bit海明码解码模块。 可适用于 Xilinx FPGA, Altera FPGA。-VHDL Implement 64bit Hamming Code （decode）
DMA
- DMA controller VHDL code entity dma is generic ( ADDR_WIDTH : integer := 16 -- default value DATA_WIDTH : integer := 16 -- default value ) port ( RESET_L : in std_logic CLK : in std_logic DRQ_L : in std_logic DMAA
frequency-and--fft
- 包含频谱分析器中的频率采样部分，FFT倒序部分的NIOSII程序。-Contains the frequency sampling part of the spectrum analyzer, FFT the reverse order part NIOSII of the program.
RESOLVER
- 旋变位置信号的监测，cpld verilog-Monitoring resolver position signal, cpld verilog
divider
- 此代码用于实现基2的SRT除法器设计，可以实现400MHz以上的32位定点无符号数除法器（除数、被除数和余数均由16位整数和16位小数组成，商由32位整数和16位小数构成,包括源代码和测试文件，可以直接仿真。
MULT4x4
- 自己设计的高效4x4乘法电路！是正在学习数字电路的同学必备的！-Own design efficient 4x4 multiplication circuit! The students are learning digital circuits necessary!
4bit_buma_adder
- Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。-Verilog operation: the source code to write their own input, complementary code output by the state machine to control the four adder, in order to ensure timing
code
- 通信中各种码型转换，CMI，HDB3，AMI，HDB等的仿真程序-Communication in a variety of format conversion, CMI, HDB3, AMI, HDB and other simulation programs
verilog-button-debounce
- verilog 3种方法实现毛刺干扰的消除，借助按键防抖的思想-verilog 3 ways to achieve the glitch elimination, anti-shake with the key ideas
Oalttclkloockc
- 倍频锁频，VHDL程序源码，运行正确确，可修改性强，最优处理 -Multiplier locked, VHDL program source code, run the correct indeed, can modify the strong, the optimal treatment