资源列表
uartverlog
- 占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号
ram
- 存储器模块生成，采用16位数据总线，5位读写地址总线，异步清零！-Memory modules generated, using 16-bit data bus, 5 to read and write address bus, asynchronous Clear!
Descrambler
- SDI descrambler用于SDI解扰-SDI descrambler
Multplier
- 《Verilog HDL语言编程》 常有加法器（基于Verilog）
RAM_InterWave
- RAM 通过ip核的生成使用verilog 的编写的，可以拿来直接进行例化使用。-RAM generated by using verilog ip core prepared, can be used directly instantiated using.
VHDL
- It is a VHDL program
vhdl
- 8421BCD码同步计数器,序列信号发生器,状态机设计-8421BCD code synchronization counter, serial signal generator, the state machine design
reg_file
- NIOS环境PWM的USER LOGIC实例3-NIOS environment PWM USER Logic Example 3
1602-drive--fpga
- 基于fpga的1602液晶显示驱动 verilog hdl-1602 drive based on fpga
SPI-desgn.zip
- 同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。,Synchronous serial peripheral interface, it can make the MCU with a variety of peripheral devices to communicate in order to exchange information in a serial manner.
XC95288-optical-cable-slave
- 本程序是基于Xilinx的CPLD95288芯片开发的光线通讯，AD7656AD采集功能的从机程序。-This procedure is based on Xilinx s CPLD95288 light communication chip development, AD7656AD acquisition the program.