资源列表
Arbiter
- Arbiter.v verilog实现 三路请求，使用循环策略的仲裁器 含有看门狗电路-Arbiter.v Verilog achieve three road request, the use of recycled strategy for containing the arbitration watchdog circuit
rxd_txd
- fpga programming language with dhdl
sdr_data_path
- SDRAM控制器Verilog员代码，数据链路模块，完成和顶层模块的数据交换-SDRAM controller member Verilog code, data link module, Top module completed and the data exchange
FIFO
- verilog开发的FIFO，经过验证，有完整版本的测试程序，经典之作
verlig
- 关于用键盘与FPGA通信的verilog代码,精辟好
the_VHDL_programe_of_generate_RAM
- 一个产生RAM的VHDL代码，使用这个程序不需要调用系统的RAM，可以对这个代码进行适当的修改，以提高RAM的速度-the VHDL programe of generate RAM
dma
- This direct memory access (DMA) source code.-This is direct memory access (DMA) source code.
Digital-frequency
- 数字频率计，可用来测试和输出相应频率。使用C51单片机和FPGA实现。-Digital frequency meter, used to test and output the corresponding frequency. With C51 MCU and FPGA.
3ASendReceive_SpaceDiffData_console
- Sparten-3A收发_间隔产生不同分组_控制程序，用于发送数据包。-Sparten-3A transceivers have different groups _ _ interval control program, used to send packets.
rece_7E
- HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写
8-14
- OFDM模块的实现，使用FFTIP核，可以参考。-The OFDM module implementation, use FFTIP nuclear, can refer to.
1602lcdclock
- 使用vhdl语言在fpga平台上制作lcd电子钟，对于初学者，是一段很好的参考代码-Using VHDL language in fpga platform production LCD electronic clock, for beginners, is a very good reference code