资源列表
cpldcontrol
- 一段cpld的控制程序，可以进行传并转换，读写接口，每秒64k-a cpld control procedures can be done - and switching to read and write interface per second 64k
5DIV
- 用Verilog实现5分频电路,比较实用-Program for 5-DIV circuit in Verilog
vhdl
- 用VHDL语言实现的多路选择器，分别有if、case等不同的方法-VHDL language with the multiplexer, respectively, if, case and other different ways
CIC32
- cic滤波器，没有用ip核，用vhdl语言写的32倍抽取，4阶，经过验证-cic filter, did not use ip core, the language used to write 32 times vhdl extract, 4 bands, proven
accumulator
- truong trinh se dien dai thuat toan cong don
qdq
- 设计一个可容纳6组(或4组)参赛的数字式抢答器，每组设一个按钮，供抢答使用。 抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 设置一个主持人“复位”按钮。 主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2~3秒的音响。 设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分 -The design can accommodate a group (or groups) participating
CPU
- Cpu with 8 bits in VHDL verilog Code
Async-fifo
- Asynchronous Fifo tested and aproved.
simple_processor
- this verilog code-this is verilog code
LCD
- verilog实现的在1602LCD上实现的时钟计数器，可以显示一个电话号码和动态时钟，在EP2C8上测试过-verilog achieve 1602LCD on the clock counter, you can display a phone number, and dynamic clock, tested on the EP2C8
1
- 基于FPGA的花样流水灯，实现多种8个LED多种方式流动的 verilog程序。-FPGA-based pattern water lights, LED achieve a variety of eight various ways flow verilog program.