资源列表
三种多路选择器的源代码
- 三种方法编写多路选择器的VHDL源代码 分别使用if else ,select ,when 语句-three methods to prepare multiple choice of VHDL source code were used if else, select, when words
SLAVERAM
- AHB slave 的一个简单的原型程序，通过参考该程序，可以写出相应的ahb slave 代码
cpu
- 5 stage pipeline CPU, verilog HDL code-5 stage pipeline CPU
shouhuoji
- 自动售货机，投币自动售货 MaxplusII下运行-Vending machines, coin-operated automatic vending MaxplusII run
dctub11
- 离散余弦变换的变换单元模块，verilog语言实现，并通过功能仿真
SPI_veeren
- Serial peripheral interface using verilog
fsm8051
- ：首先介绍了DS--UWB系统的的发射与接收模型，然后分析了利用滑动相关法对信道进行估讣，并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。
float_mul
- booth 乘法器 不同于传统的算法实现
traffic-VHDL
- 最简便的交通灯控制源代码 适合VHDL初学者 十字路口红绿灯控制，数码管显示-The most simple traffic lights to control the source code for VHDL beginners crossroads traffic lights control, digital display
SPI_Master
- 用 verilogHDL实现SPI总线的程序-SPI bus with verilogHDL the realization of the procedures
Divider-design-in-three-ways
- 三种方式设计的分频器（常用于产生秒脉冲）-Divider design in three ways (often used to produce second pulse)
A-4-bit-variable-modulus-counter
- 用Verilog HDL设计一个4bit变模计数器和一个5bit二进制加法器。在4bit输入cipher的控制下，实现同步模5、模8、模10、模12及用任务调用语句实现的5bit二进制加法器，计数器具有同步清零和暂停计数的功能。主频为50MHz，要求显示频率为1Hz。-A 4-bit variable modulus counter and a 5bit of binary adder using Verilog HDL design. 4bit input under the control