CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 3736.37 .38 .39 .40 .41 ... 4323 »
  1. LCD_Driver

    0下载:
  2. VHDL源码 控制液晶的 希望对大家有用-VHDl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:zeng
  1. DATA-PATH.vhd

    0下载:
  2. signal data for ddr sdram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:shiva
  1. yiweijicunqi

    0下载:
  2. 设计了一个简单的移位寄存器,每接收到一位数据后寄存器自动向左移动一位。-To achieve a simple shift register, each received a data register automatically moved to the left one.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:曾涛
  1. TIMER

    0下载:
  2. SOPC 系统集成编译的TIMER IP核 Verilog代码-timer ip core in SOPC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:zy
  1. traffic_light

    0下载:
  2. 完成交通灯的所有功能,已经通过验证。希望大家多多指教。-Completion of all the features of traffic lights, have been authenticated. Hope the exhibitions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:周明
  1. mips-simple

    0下载:
  2. Mips veriloge code with its results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:sadegh
  1. textfilereading1

    0下载:
  2. It is a VHDL code for Text file reading which reads a code for In.txt file and which produces output in out.txt file by IEEE file read and writing lecture.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:bhado
  1. test

    0下载:
  2. Spartan-3e LED测试代码, 用SW0进行开关控制-Spartan-3e LED test code, the switch SW0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:Kan Xiao
  1. Verilog-SET-AD6636

    0下载:
  2. AD6636 is configured correctly in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:zanjiangfeng
  1. 12864

    0下载:
  2. Lcd12864驱动文件 根据SOPC Builder设置编写-Lcd12864 driver files based on SOPC Builder set to write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:1.67kb
    • 提供者:zhanghai
  1. HDB3ymq

    0下载:
  2. 通信原理课程设计 关于HDB3译码器的VHDL语言实现-use vhdl to transform HDB3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.67kb
    • 提供者:jiangxu
  1. UART_TX

    0下载:
  2. xilinx urat发送端口源码程序,可直接调用的模块-The xilinx urat to send port source programs, the module can be called directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:1.67kb
    • 提供者:滕景忠
« 1 2 ... .31 .32 .33 .34 .35 3736.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com