CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .72 .73 .74 .75 .76 3177.78 .79 .80 .81 .82 ... 4323 »
  1. ise

    0下载:
  2. 设计微处理器基本输入输出系统,通过拨码开关控制LED灯的亮灭(开关为高电平时灯亮,反之则灯灭),并从键盘输入的字符可以在超级终端回显-Design microprocessor basic input output system, is controlled by DIP switch LED turns on or off (switch is high, the lights, the lamp is off and vice versa), and characters can be en
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:1.38mb
    • 提供者:王先生
  1. ise

    0下载:
  2. 设计微处理器基本输入输出系统,实现投票系统,通过拨码开关(SW0~SW3)输入,当BTN North (V4)键被按下时收集投票。若投票数大于或等于3票,则点亮板上的LD0,并在超级终端输出“Pass!”。若投票数小于3票,则不点亮LD0,并在超级终端输出“Lose!”-Design microprocessor basic input output system, voting system, input via DIP switch (SW0 to SW3) to collect the b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:961.82kb
    • 提供者:王先生
  1. ise

    0下载:
  2. 实现两个2位二进制数的相加,两个数A和B分别对应于板子上的(SW3,SW2)和(SW1,SW0),其中SW3,SW1为高位。BTN 设计微处理器基本输入输出系统,North (V4) 按键为运算执行键。当BTN North按下时,两数相加的结果将通过LD3~LD0显示,其中LD3为最高位,LD0为最低位。同时,超级终端上也会输出计算结果。-Design microprocessor basic input output system, the sum of two 2-bit binary nu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:945.35kb
    • 提供者:王先生
  1. ise

    0下载:
  2. 设计微处理器命令处理系统,实现的功能:通过系统的串口输入指令TIME控制时钟显示时间。-Design microprocessor command processing system, functions: control the clock display time through the system s serial input command TIME.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:980.36kb
    • 提供者:王先生
  1. ise

    0下载:
  2. 设计微处理器命令处理系统,通过系统的串口输入指令显示闹铃状态。-Design a microprocessor command processing system through the system s serial input command to display the alarm status.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:1.5mb
    • 提供者:王先生
  1. PicoBlazeKCPSM3

    0下载:
  2. PicoBlaze KCPSM3处理器版本的基础指令介绍以及基本使用方法-Introduction of the PicoBlaze KCPSM3 basic instruction processor version and the basic use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2.12mb
    • 提供者:王先生
  1. VGA

    0下载:
  2. 针对FPGA,可以实现VGA显示。可以显示数字,字符,汉子。可以调节屏幕颜色和大小。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:943.57kb
    • 提供者:郭艳亮
  1. ICAP_FPGA_Multiboot

    2下载:
  2. 在xilinx的ml507板子上用的ICAP功能 配置存储器 这里边包含了控制程序 以及配置ICAP寄存器的程序 就是完整的通过串口控制FPGA多重配置的程序 用verilog实现的-how to configure the ICAP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:4.07kb
    • 提供者:李平
  1. 12864YEJINGXIANSHI

    0下载:
  2. 12864液晶显示,基于MSP430G2553-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:1.71kb
    • 提供者:王浩
  1. chu_avalon_audio

    0下载:
  2. avalon sopc audio interface coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:5.39kb
    • 提供者:Ramanathan.SP.
  1. chu_avalon_vga

    0下载:
  2. sopc builder ready vga controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:5.83kb
    • 提供者:Ramanathan.SP.
  1. controllable-pulse-generator

    0下载:
  2. 清华数字集成电路课程,可控脉冲发生器(占空比和周期可调),仅供新手学习之用-controllable pulse generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:922byte
    • 提供者:王志斌
« 1 2 ... .72 .73 .74 .75 .76 3177.78 .79 .80 .81 .82 ... 4323 »
搜珍网 www.dssz.com