CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .25 .26 .27 .28 .29 530.31 .32 .33 .34 .35 ... 4323 »
  1. 88091

    0下载:
  2. 马威尔网卡驱动 交换机驱动 实现8路100M网*换 实现包自动转发 -Marvell LAN Driver 8-way switch drive to achieve 100M Ethernet port switching implementation packages automatically forwarded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.48kb
    • 提供者:sunisi2008
  1. clock

    0下载:
  2. 作为一个简单示例,本程序实现一个能显示小时,分钟,秒的数字时钟。-As a simple example, this procedure can be shown to achieve an hour, minutes, seconds, the digital clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.48kb
    • 提供者:rongchao
  1. vga_disp

    0下载:
  2. 本程序为自己毕业设计用,可通过数据控制VGA显示动态竖彩条,为了使大家容易理解此程序,我对其中关键处作了详细说明,希望对FPGA爱好者和FPGA初学者有用!-The graduate program designed for their own use, data control via dynamic vertical color VGA display section, in order for you easy to understand this process, key Departm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.48kb
    • 提供者:常娟成
  1. test_vector

    0下载:
  2. 教你如何写测试向量,也是刚学会的,用VHDL写的,可以参考-Teach you how to write test vectors, but also a newly learned, written with VHDL, refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.48kb
    • 提供者:wyp
  1. counter_tbw

    0下载:
  2. VHDL Counter Test Bench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.48kb
    • 提供者:Acount
  1. 5-6

    0下载:
  2. 用verilog实现节省乘法器的16位复数乘法-16-bit complex multiplication verilog to achieve savings multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1.48kb
    • 提供者:张山
  1. Designing_With_FPGA_Part-2_LCD

    0下载:
  2. Designing With FPGA - Part 2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.48kb
    • 提供者:juan
  1. hanzi

    0下载:
  2. 主要是基于FPGA的汉子的显示,提取汉字库,服务于其他程序-Is mainly based on the FPGA man display, extraction of Chinese characters library, service to other programs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.48kb
    • 提供者:王鹏
  1. vga_vl

    0下载:
  2. 用verilog语言vga功能,规范,有注释-Digital clock using verilog language functions, specifications, annotated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.48kb
    • 提供者:messi
  1. ssram

    1下载:
  2. 同步静态RAM读写程序,可用作模块,已通过ISE12.4验证-Synchronous Static RAM read and write procedures, can be used as modules, have been verified by ISE12.4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.48kb
    • 提供者:koo
  1. vga256

    0下载:
  2. VGA测试程序代码,改代码使用VERILOG语言实现的-VGA test code, change the code using the VERILOG language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.48kb
    • 提供者:李刚
  1. CORDIC-atan

    0下载:
  2. A program to calculate sun position(Declination and Right Ascension) in very accurate manner.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.48kb
    • 提供者:rsh
« 1 2 ... .25 .26 .27 .28 .29 530.31 .32 .33 .34 .35 ... 4323 »
搜珍网 www.dssz.com