资源列表
AHDL
- HLD开发语言ADHL介绍。ADHL是ALTERA公司开发的硬件描述语言，也是一种较为流行的开发工具。是介绍AHDL的入门培训资料。
8-SEG-LED-Board
- 基于FPGA的EPM 1270芯片开发板的8 SEG LED Board Verilog程序，已通过测试，能正常使用，引脚已配好。-Based the EPM 1270 chip FPGA development board 8 SEG LED Board Verilog program has been tested normal use, the pin with a good.
Sobel.rar
- 这是一个用VHDL实现SOBEL算子进行图像边缘算法的实现,This is a realization by VHDL Sobel edge operator algorithm
usb_fpga_1_2_latest.tar
- USB2.0的FPGA内核，使其可以通过FPGA控制CY公司出品的CY7C68013USB微控制器，对USB设备进行读写操作。-• Xilinx Spartan-3 XC3S400 FPGA • High-Speed (480 MBit/s) USB interface via Mini-USB connector (B-type) • Cypress CY7C68013A/14A EZ-USB-Microcontroller • 60 G
mealy
- MEALY fsm source code in vhdl, implemented on fpga
Verilog-AMS
- Verilog-AMS的实现与仿真，对于做相关毕业设计的同学应该会有帮助-Verilog-AMS Implementation and simulation, designed for graduate students to do related should be helpful
mimasuo
- 数字密码锁设计 基本要求： （1）开锁密码为四位十进制数。（2）按任意一个键后，系统进入等待状态，显示0000，此时若按密码输入键就将此刻外接四位输入数据线线上的一个十进制数字读入，将先前输入的数据左移一位，最末位加入刚输入的数据后显示，读入数字超过4个时，只保留最近输入的四个数；若按一下删除键可以消除刚输入的数字，数据右移一位，高位补0。若按确认键，将读入的4位数字与系统密码比较，正确的话开锁，数码管都显示“P”，不正确就显示“E”,拒绝开锁。（3）连续尝试3次没有能开锁进入死锁状态，拒绝
100vhdl
- 硬件描述语言的100例，VHDL的，供大家参考一下-100 cases of hardware descr iption language, VHDL, and for your reference. .
RISC_CPU
- Verilog写的简单处理器QuartusII下可编译 //指令 操作码 源寄存器 目的寄存器 操作 // NOP 0000 xxxxx xxxxxx 空操作 //ADD 0001 src dest dest<=src+dest //SUB 0010 src dest dest<=dest-src //AND 0011 src dest dest<=src&&dest //NOT 0100 src dest dest<
light_water
- 用VHDL语言编写的花样流水灯，有4种花样-With the pattern light water VHDL language, there are four kinds of tricks
aes_core
- aes 加密模块，通过这个例子可以学习专业集成电路设计中数字电路设计的一些方法，带你入门设计-aes encryption module can learn through the example of professional digital circuit design integrated circuit design in some way, take you on design
VerilogHDLexamples
- verilog 经典例子 初学者 使用 欢迎下载-examples of verilog useful for new leaners