CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 3712.13 .14 .15 .16 .17 ... 4323 »
  1. 6FloorLift

    0下载:
  2. 设计一个6层电梯控制器。电梯控制器是按照乘客的要求自动上、下的装置。 1、每层电梯入口处设置上下请求开关,电梯内设有顾客到达层次的停站请求开关。 2、设有电梯所处位置指示装置以及电梯运行模式(上升或者下降)指示装置。 3、电梯每秒升降一层楼。 4、电梯到达有停站请求的楼层,经过1秒电梯门打开,开门4秒后,电梯门关闭(开门指示灯灭),电梯继续运行,直至执行完最后一个请求信号后停留在当前层。 5、电梯能记忆电梯内外所有请求信号,并按照电梯运行规则按顺序响应,每个请求信号保留至有电
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.77kb
    • 提供者:zheng
  1. FFTbutter

    1下载:
  2. FFT的旋转因子算法和蝶形处理器VHDL代码实现-The rotation factor FFT butterfly processor algorithm and VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.76kb
    • 提供者:GC
  1. VGA_Controller

    0下载:
  2. vga显示模块,用于DE2-115开发板,把处理好的RGB数据经由VGA输出-vga display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.76kb
    • 提供者:张晖
  1. hwx

    0下载:
  2. verilog写的红外遥控解码程序,可通过数码管看按键编码-verilog to write the infrared remote control decoding procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.76kb
    • 提供者:iweimo
  1. sfifo_srl

    0下载:
  2. 针对XILINX FPGA特有的SRLC16E器件,实现的同期FIFO. 特点:宽度深度可配置,面积小。-SRLC16E Based Synthesise FIFO Implement by Xilinx FPGA. The Size is small and FIFO Width, Length can be configured.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.76kb
    • 提供者:seiya
  1. adc

    0下载:
  2. CS5330A ADC initialisation,-CS5330A ADC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.76kb
    • 提供者:
  1. TLC549

    0下载:
  2. verilog TLC549AD采样程序 ,速度200K,在LED和数码管上显-verilog TLC549AD sampling procedures, the speed of 200K, in the LED and digital tube significantly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.76kb
    • 提供者:张建中
  1. ESS

    0下载:
  2. C Routine for a Infrared Communication with PIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.76kb
    • 提供者:jama
  1. pingpong

    0下载:
  2. verilog描述的乒乓球游戏,在FPGA上已经验证成功-verilog descr iption of the table tennis game, has been successfully verified in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.76kb
    • 提供者:立为
  1. cordic

    0下载:
  2. FPGA中数字信号发生器NCO用CORDIC实现产生正弦余弦-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.76kb
    • 提供者:lilun
  1. Control

    0下载:
  2. vhdl, 抢答器的一些功能,主持人可以控制4个按键,很好的课程设计-VHDL, some of the features of Responder, the host can control the four buttons, good course design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.76kb
    • 提供者:qiyi
  1. FIFO

    0下载:
  2. Simulation and Synthesis Techniques for Asynchronous FIFO Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.76kb
    • 提供者:
« 1 2 ... .07 .08 .09 .10 .11 3712.13 .14 .15 .16 .17 ... 4323 »
搜珍网 www.dssz.com