CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .08 .09 .10 .11 .12 3713.14 .15 .16 .17 .18 ... 4323 »
  1. keyborad

    0下载:
  2. 一个8X8的矩阵键盘的VHDL文件,并且有长安键和短按键之分,即一共能做到128个键值,扫描用的时钟用1ms的就行了
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.76kb
    • 提供者:张风
  1. VerilogCode_morse_code

    0下载:
  2. Verilog Code for Morse code and it is implemented on Altera DE2 board-Verilog Code for Morse code and it is implemented on Altera DE2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.76kb
    • 提供者:Rahul
  1. chengxufengxiang

    0下载:
  2. 这些程序我用MAX+PlusII软件测试均能通过编译,程序本身不复杂,旨在为刚接触VHDL语言的朋友提供一些样例,以便了解VHDL语言的基本构成。如果要运行测试,则新建文件名应于程序中实体名一致,文件后缀“.vhd”,不推荐直接通过复制、粘贴的方法录入程序,可能会引入错误字符。 -these procedures I used MAX PlusII Software Testing pass compiler, the process itself is not complicated. for
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.76kb
    • 提供者:zhaoting
  1. I60BCD

    0下载:
  2. I60BCD是一个数字钟的显示模块,你也可以把它改装成别的器械显示用-I60BCD is a digital clock display module, you can also modified it into other equipment Display
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.76kb
    • 提供者:z9z9
  1. uart

    0下载:
  2. UART功能,可以增加在NIOS2內,主要來做外部Flash的擦除及寫入,需搭配上位機傳輸字串來控制-UART function, can increase the NIOS2, the main external Flash to do the erase and write, to be a string with the host computer to control the transmission
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.76kb
    • 提供者:pin
  1. VGA_CTL

    0下载:
  2. FPGA VERILOG VGA源代码编写-FPGA VERILOG THIS IS A VGA VERILOG CODE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.76kb
    • 提供者:liweic
  1. FPGAcode

    0下载:
  2. FPGA核心代码,可在工程中直接使用。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.76kb
    • 提供者:
  1. screen_shoot

    0下载:
  2. Example of a screen shot module in a FPGA (upload bitmap file by RS232)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.76kb
    • 提供者:Charles
  1. flash

    0下载:
  2. 使用Altera公司的FPGA的软化,利用NIOS完成flash数据读取-Using Altera' s FPGA softening, the use of flash data read completed NIOS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.76kb
    • 提供者:马福博
  1. Simply3verilogexample

    0下载:
  2. Sympli 3 verilog example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.76kb
    • 提供者:Andrejo
  1. taxi-meter-vhdl-program

    0下载:
  2. 基于vhdl的计程车计费器程序,只能当作参考的程序。-Based on the taxi meter vhdl program, the program only as a reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.76kb
    • 提供者:猪大
  1. testDWT2D

    0下载:
  2. 2d discrete wavelet transform.
  3. 所属分类:VHDL-FPGA-Verilog

« 1 2 ... .08 .09 .10 .11 .12 3713.14 .15 .16 .17 .18 ... 4323 »
搜珍网 www.dssz.com